Selon une récente interview téléphonique de Tom Sonderman, directeur
de l’APM (Automated Precision Manufacturing, supervise tout le coté fabrication, des procédés de gravure aux
techniques d'optimisation des chaînes en passant par les centres de
recherche) chez le fondeur, AMD aurait débuté,
dans sa toute neuve Fab36 de Dresde, les tests de productions de puces SRAM
gravées en 65 nanomètres sur des wafers de 300mm. Il n’est encore
question que d’exemplaires de test, la production de masse étant prévue pour
début 2006.
Tom Sonderman ajoute que seuls des wafers de 300mm seront
produits dans la Fab36,
alors que la Fab30,
située juste à coté se charge de la gravure 90 nanomètres SOI, sur des wafers de 200mm.
Il a enfin précisé que tous les processeurs AMD64 seront
produits en 90 nanomètres à partir de la mi-2005. Pour l’anecdote, sachez qu’un
Am486 d’il y a un peu plus de 10 ans était gravé en 500 nanomètres…
Fab36 d'AMD : en route vers le 65 nanomètres
Par Yannick Guerrini - Source: EEtimes
Je parierai pas trop la dessus
Autant aux passages 350 > 250, 250 > 180, 180 > 130nm, il y a bien eu des diminutions de consommation (enfin à nombre de transistors équivalents
A quand les picomètres?
A quand les picomètres?
C'est encore innimaginable (voir impossible) car le picomètre est en deça de la taille atomique. La centaine de picomètres serait le minimum de ce qui semble plausible et ce serait pour un avenir encore très éloigné.
Très juste.
De plus côté dissipation, comme la surface de contact diminue avec la taille du core, on ne voit pas trop de gain à a réduction de la gravure au niveau des températures internes.
Et si un jour on arrive à réaliser des réseaux de transistors dans du plasma quark-gluon hein
De plus côté dissipation, comme la surface de contact diminue avec la taille du core, on ne voit pas trop de gain à a réduction de la gravure au niveau des températures internes.
C'est vrai, j'avais pas pensé à ça
Pour moi c'était chose, jusqu'à maintenant, innimaginable
Une évolution intéressante serait si on était en mesure de faire des transistor complètement optiques. Il existe aujourd'hui des transistor dits optiques mais ils sont dépendant de l'électronique; le côté optique ne représente que le contrôle de la base/grille. Si on pouvait faire une logique à base de lumière plutôt qu'en utilisant l'électricité, on minimiserait beaucoup les pertes d'énergie dans le conducteur. Aussi l'optique permettrait probablement à de nombreuses fréquences (donc couleurs de lumière) de coexister en même temps sans trop s'influencer et nous pourrions ainsi avoir des processeurs multi-noyaux asynchrones et superposés dans le même noyau et utilisant la même structure de transistors pour faire des calculs très différents... il ne reste plus qu'à trouver, si celà est possible, quel crystal aurait une transparance variable contrôllable par la lumière... un peu comme le substrat des medias regravable mais en beaucoup plus réactif.
De plus en tombant dans le monde de l'optique celà pourrait donner un second souffle à l'augmentation en fréquence qui récemment stagne un peu non seulement à cause des problèmes caloriques des processeurs mais aussi parce que les processeurs en fonctionnant à une fréquence élevée deviennent sensibles aux bruits électromagnétiques de haute fréquences (et donc dont la longueur d'onde est très petite et pouvant être captés par des conducteurs de tacille très petite faisant office d'antenne) de l'environnement, notamment les micro-ondes devenues de plus en plus populaires avec les technologies cellulaires. C'est pourquoi pour des processeurs fonctionnant à plus haute fréquence (autour du 4 Ghz celà devient problématique) il faut éliminer toutes les lignes droites des conducteurs qui mesureraient plus de 1/4 de la longueur d'onde des fréquences parasites auquelles le processeur serait sensible. C'est d'ailleurs pourquoi on parle depuis un certain temps de remplacer les pinnes en dessous des processeurs par de petites sphères. La raison pour ceux que celà intéresse est que, tel que découvert par Henry Cavendish (en 1772) et Joseph Priestley (en 1766), les champs électromagnétiques se distribuent également autour d'une sphère métallique et sont nuls en sont centre.
La réduction proportionelle de la taille des conducteurs au sein du noyau (donc l'augmentation de leur résistance et par concéquent des pertes en chaleur dans ceux-ci) doit aussi être un facteur non-négligeable qui, en contrepartie avec la diminution de la consommation des semi-conducteurs, voit sa consommation augmenter.
=> overclocking à gogo
imagine des "conducteurs" de l'ordre de 10^(-35)m de diamètre