Avancée majeure : IBM signe le premier die en graphène

Un article d’IBM paru dans la revue Science déclare que le fondeur a réussi, pour la première fois au monde, à graver un wafer en carbure de silicium avec des circuits et transistors en graphène couplés à des bobines. La puce en question est un convertisseur de fréquence radio pouvant fonctionner à 10 GHz. Big Blue affirme qu’elle dispose d’une stabilité thermique impressionnante. Concrètement, elle peut fonctionner à une température variant entre 300 Kelvins (26,85 °C) et 400 Kelvins (126,85 °C) sans perte de performance, le bruit n’augmentant que d’un décibel. On obtient ainsi un die qui ne craint pas les changements extrêmes de température. C’est un premier pas très prometteur.

Le graphène est une feuille composée d’atomes de carbone organisés en un treillis de cristaux hexagonaux que l’on compare communément à un nid d’abeille. En février 2010, IBM avait montré un transistor en graphène fonctionnant à 100 GHz (cf. « Le transistor en graphène le plus rapide »). Le fait qu’il ait maintenant réussi à graver un wafer entier est un grand pas en avant. Big Blue est conscient que le graphène ne remplacera pas le silicium de si tôt, si jamais. Il est néanmoins indéniable que les découvertes publiées aujourd’hui sont très symboliques.

Jusqu’à présent, les recherches publiées en 2009 et 2010 par MIT, l’Université Rice et l’Université de la Californie Riverside s’étaient contentées de créer des dies composés d’un transistor en graphène connectés à des éléments passifs situés à l’extérieur du die. Les résultats étaient intéressants, mais la puce souffrait de cet arrangement. Concrètement, le papier publié par MIT en 2010 présentait un convertisseur de fréquences radio fonctionnant à 10 MHz. Aujourd’hui, celui d’IBM peut atteindre 10 GHz. Le fait de regrouper tous les composants sur un même die et de pouvoir tirer parti d’un wafer en carbure de silicium et de transistors et circuits en graphène améliore grandement les performances.

Le graphène dispose de propriétés électriques et thermiques très prometteuses. C’est un excellent conducteur qui tolère de grands changements de températures et s'adapte mieux à l’augmentation de la finesse de gravure que le silicium qui souffre aussi beaucoup plus de la chaleur. Le graphène est donc la terre promise des processeurs et autres composants fonctionnant à l’aide de semiconducteurs, ce qui explique qu’il est objet de nombreuses recherches. Les scientifiques veulent faciliter sa production et surtout comprendre comment il peut être manipulé (cf. « Vers des transistors au graphène » ou « Du graphène et de l’eau comme transistor »). Les laboratoires du monde entier travaillent sur des méthodes de fabrication aussi diverses les unes que les autres. Certains cherchent à déposer des agents chimiques. D’autres chauffent le bout d’un microscope à force atomique pour exfolier la couche d’oxyde et révéler le graphène (cf. « Graver en 12 nm sur du graphène »). D’autres enfin travaillent sur des wafers en carbure de silicium qui combinent le carbone et le silicium. Bref, les puces en graphènes sont encore loin des marchés grand public, mais sont aussi un sujet fondamental qui passionne les chercheurs et les industriels. Ce n’est d’ailleurs pas un hasard si le prix Nobel de physique de l’an dernier fut attribué à Andre Geim et Konstantin Novoselov qui ont découverts le graphène en 2004 à partir du graphite et ont fait la lumière sur ses propriétés physiques et électriques.

Les défis liés à la fabrication d’un wafer en graphène

Sept ans après la découverte du graphène, la fabrication en masse de puces utilisant ce matériau est encore loin et si les chercheurs se limitent à des convertisseurs de fréquences, c’est parce qu’ils ont une architecture suffisamment simple pour ne pas entraver les expériences déjà complexes. C’est une technique très courante dans l’industrie. Les fondeurs testent de nouvelles finesses de gravure en fabriquant des modules de mémoires, car ce sont des structures basiques qui permettent de parfaire plus facilement un demi-pitch avant de passer à une architecture complexe, comme celle d’un processeur x86. (cf. « Miniaturisation des transistors et agrandissement des wafers »). De même, le graphène représente un défi important pour les scientifiques, ce qui explique qu’ils cherchent à graver une structure simple, comme celle d’un convertisseur de fréquence.

Concrètement, un die en graphène est plus complexe à produire, car ses propriétés exigent des processus de fabrication différents. Par exemple, les mécanismes de formation de contacts ohmiques doivent être radicalement différents. Les contacts ohmiques sont des régions du semi-conducteur possédant une très faible résistance de contact qui sont déjà tellement complexes à fabriquer sur un die en silicium classique que les experts aiment s’y référer à un art au lieu d’un processus de fabrication. Le graphène représente aussi un challenge parce qu’il adhère mal aux métaux et aux oxydes, ce qui rend la création de circuits intégrés encore plus difficile. De plus, le graphène gère mal le traitement au plasma, un processus qui tente de modifier les propriétés physiques et chimiques d’une surface et qui est une étape nécessaire pour la fabrication d’un die.

Le papier d’IBM décrit pour la première fois des processus de fabrication à l’échelle du wafer. Il n’est donc plus question de fabriquer un transistor, mais une série de dies sur une galette. L’architecture d’IBM était composée d’un transistor en graphène couplé à deux bobines. Le circuit intégré dispose d’une surface de 1 mm2. Concrètement, les chercheurs posent deux à trois couches de graphène sur un wafer en carbure de silicium (SiC). Ils utilisent l’épitaxie, un processus qui va faire croître les couches de graphène sur la face en silicium du SiC. Cette technique demande une température de 1 400 °C. Le graphène est ensuite couvert d’une couche de polyméthacrylate de méthyle (PMMA) de 140 nm d’épaisseur. En vulgarisant, il s’agit d’une couche de plexiglas. Ils ajoutent à cela une couche de résine HSQ (silsesquioxane d’hydrogène) de 20 nm d’épaisseur utilisée dans la lithographie à faisceau d’électrons. Le tout est ensuite traité au plasma à oxygène pour retirer tout excès de graphène et assurer que la couche HSQ-PMMA vient protéger le graphène qui se trouve en dessous. Comme on peut le voir, cette couche de plexiglas et résine répond au problème de traitement au plasma du graphène.

De piètres performances, mais de grands espoirs

Le HSQ réagit au faisceau d’électrons qui vient graver les circuits nécessaires. Les sections du wafer bombardées par le faisceau d’électrons vont ensuite réagir à de l’acétone pour révéler les circuits en graphène. Cette technique est fondamentale, car elle vient résoudre un des problèmes de fabrication d’un wafer en graphène. Le fait que le reste du wafer soit couvert d’une couche de HSQ-PMMA permet d’apposer les métaux et oxydes nécessaires au bon fonctionnement de la puce. Les contacts ohmiques pour la source et le drain, ainsi que l’électrode de la grille sont composés d’une couche de 20 nm de palladium et 40 nm d’or. Comme nous le mentionnions au début, les métaux n’adhèrent pas au graphène. En utilisant une couche de HSQ-PMMA et en ne révélant le graphène que pour les canaux actifs de la source et du drain qui vont servir à faire transiter les électrons, il est possible d’installer les composants nécessaires tout en profitant des propriétés électriques du graphène.

La source et le drain sont apposés sur les canaux de graphène révélés par l’acétone. C’est la première couche métallique ou M1. Vient ensuite la couche isolante d’oxyde d’aluminium (Al2O3) de 20 nm qui va séparer le couple source - drain de la grille qui représente la deuxième couche métallique (M2). On installe ensuite des espaceurs en dioxyde de silicium de 120 nm d’épaisseur qui vont isoler les bobines (M3) des couches M2 et M1. Cette technique permet donc, pour la première fois, de grouper tout ce petit monde sur un même die de carbure de silicium.

IBM a obtenu une architecture très simple qui semble avoir été gravée en 300 nm et qui utilise une grille d’une longueur de 550 nm, selon le papier. Les scientifiques affirment qu’il serait possible d’adapter la méthode de fabrication décrite aujourd’hui aux méthodes lithographiques optiques, comme celles utilisant un laser à fluorure d'argon qui est beaucoup plus courant dans les usines actuelles et bien plus rentables que le faisceau d'électron. Ils sont aussi conscients qu’il est nécessaire d’utiliser une couche isolante d’un diélectrique High-K, comme une couche de dioxyde de hafnium de 2 nm, au lieu de celle utilisée aujourd’hui et qui dispose de piètres performances. Le message d’IBM est qu’une meilleure couche isolante et une miniaturisation de la grille qui atteindrait 40 nm de longueur permettraient d’augmenter les performances du transistor par 10 et obtenir des dies qui pourraient être fabriqués en masse et concurrencer les modèles d’aujourd’hui en silicium.

La puce d’IBM a des propriétés nettement supérieures à celle des autres chercheurs travaillant sur le graphène, mais elle reste en dessous des modèles vendus aujourd’hui. Bref, il reste encore beaucoup de progrès à faire, mais ce premier die au graphène est une étape fondamentale dans la miniaturisation des transistors et l’ère post-silicium. Pendant la rédaction de cet article, une citation nous est souvent revenue en tête. Nous terminerons donc par la célèbre phrase de Neil Armstrong, « ceci est petit pas pour l’homme, un bond de géant pour l’humanité ».

Posez une question dans la catégorie Les news : vos réactions du forum
Cette page n'accepte plus de commentaires
17 commentaires
    Votre commentaire
  • Article complexe mais fort intéressant foisonnant de détails.
    Merci.
    5
  • Très bon article bien qu'assez technique.
    La citation finale fait un peu "too much" par contre.
    4
  • Pas facile à comprendre mais super intéressant.
    Merci d'avoir "vulgarisé" certaines explications.
    3