Se connecter avec
S'enregistrer | Connectez-vous

Le gros Larrabee en photo

Par - Source: Hardware.fr | B 4 commentaires

Une présentation par Pat Gelsinger durant l’IDF de Shanghai, a permis d’en savoir plus sur le lancement de Larrabee.

Larrabee

Commençons d’abord par la photo du die que nos confrères de Hardware.fr ont réussi à prendre. On y voit un wafer de 300 mm et des dies qui semblent avoir une surface de 600 mm2 environ. À cette taille-là, on doute, tout comme nos confrères, qu’Intel utilise une finesse de gravure en 32 nm. Ce procédé de fabrication est trop nouveau et sur un die d'un telle taille, le nombre de puces fonctionnelles à la sortie sera en principe trop faible pour être intéressant. Intel pourrait néanmoins essayer de tenter sa chance (il y a de nombreux avantages financiers et technologiques à utiliser une plus grande finesse), mais cela nous semble plus improbable.

C++ et CT

La taille du die semble donc similaire à celle des GT200 de NVIDIA. Intel a affirmé qu’il devrait commercialiser son processeur fin 2009, voire début 2010. La firme continue de recueillir les feedbacks des développeurs qui ont pu tester sa nouvelle puce, mais il conviendra de voir si la firme arrivera à convaincre les programmeurs de changer de dimension et de passer d’ATI et NVIDIA à Larrabee, qui utilise une architecture complètement différente qui demande qu’un programme soit écrit en C++. Intel a aussi parlé du CT. Le CT est à Intel ce que le CUDA est à NVIDIA. En l’espèce, il s’agit d’une extension C++ et Intel espère qu'elle séduira les développeurs les poussant à programmer pour Larrabee et utiliser la puce pour des applications GPGPU.

Pour en savoir plus:

Commentaires
Interroger un expert

Votre question aux experts de la catégorie Les news : vos réactions du forum

Exemple : Android, ordinateur portable, usb, disque dur

Cette page n'accepte plus de commentaires
  • StanThall , 14 avril 2009 08:12
    Où qu'elle est la photo? ^^
  • matthieu lamelot , 14 avril 2009 09:09
    Elle est revenue :) 
  • Wirmish , 14 avril 2009 14:49
    Un wafer de RV770 en 55nm -> ICI
    Un wafer de GT200 en 65nm -> ICI
    Le wafer de Larrabee en 45nm -> ICI

    Le Larrabee devrait donc avoir une taille d'environ 620 mm².
    Ce serait alors la plus grosse puce a avoir été produite.
    La puce détenant le record est l'Itanium II Montecito, gravé en 90nm, et ont la taille est de 27.72 mm × 21.5 mm, soit 596 mm².

    Si on prend pour acquis que le Larrabee est gravé en 45nm, on peut donc en conclure qu'elle contient environ 3.2 milliards de transistors.
  • Afficher les 4 commentaires.
  • draxssab , 15 avril 2009 22:23
    Sur ta photo du wafer Larrabee, je crois que le Die #6 sera légèrement défectueux ;) 

    Mais effectivement, quel énormité! moi qui croyais à la tendance à la miniaturisation, c'est de la régression...