Stephen Fischer, architecte en chef du Penryn d’Intel a révélé à nos confrères d’Extreme Tech, qu’une des 47 nouvelles instructions SSE4 embarquées sur la prochaine architecture Intel, pourra accélérer par un facteur 8 la communication entre le CPU et un GPU.
Des tampons spéciaux pour des échanges plus rapides
Grâce à cette instruction, MOVNTDQA, Le CPU peut charger des données en provenance de la mémoire vive par paquets de 64 octets, au lieu de lots de 16 octets. De plus, ces lots ne sont pas stockés dans les classiques caches de niveau 1, 2 ou 3 du CPU, ils sont transférés dans tampons dédiés. Il y a donc économie de transactions, économie de bande passante du FSB et donc augmentation de l’efficacité du transfert.
Lire l’avenir dans le SSE
Une instruction similaire avait déjà été introduite avec le SSE2 pour les échanges inverses, lorsque des données en provenance d’un périphérique doivent être écrites en mémoire centrale. Mais quel rapport avec une carte graphique vous demandez-vous ? Eh bien, ce genre d’écritures et de lectures de nombreuses données consécutives est couramment rencontré dans le cadre des échanges entre CPU et GPU, lorsque chacun traite le frame buffer, c’est-à-dire l’ensemble des données formant une image.
Ce genre d’optimisations n’apportera sans doute pas de résultats tangibles avant de nombreux mois, mais, compte tenu du contexte actuel (Larrabee, AMD Fusion) on ne peut s’empêcher de noter chaque effort d’Intel pour fusionner les CPU et les GPU.
En effet, la carte graphique communique plus vite avec le processeur, c'est ok, mais ça implique quoi ?
Mangeur d'pommes ©
Ce que je ne comprends pas c'est l'intérêt de récupérer des données en provenance d'un GPU, à moins d'utiliser le GPU comme coprocesseur arithmétique, fonction il est vrai à la mode en ce moment.