Se connecter avec
S'enregistrer | Connectez-vous

Un standard pour les circuits assemblés en 3D

Par - Source: EETimes | B 1 commentaire

Le consortium Si2 regroupant les grands noms de l’industrie du semiconducteur, a annoncé travailler sur l’Open3D Project, un standard facilitant la conception et la fabrication de puces disposant de dies empilés les uns sur les autres.

Rendez-vous de titans

La liste des membres appartenant aux Si2 est longues et regroupe les 95 grandes compagnies du monde du semiconducteur. Parmi elles, six ont accepté de travailler sur ce nouveau projet (Advanced Semiconductor Engineering Inc. (ASE), Altera Corp. Analog Devices Inc. (ADI), LSI Corp., On Semiconductor Corp. Et Qualcomm Inc). Elles rejoignent Globalfoundries, Hewlett Packard, Hynix, IBM, Intel, Samsung, et UMC qui sont déjà de la partie. TSMC sera représenté par ASE.

Une technologie ancienne

Comme on peut le voir, les grandes pointures de l’industrie se penchent sur un problème qui les hante depuis des années et qui consiste à savoir jusqu’où il est possible de pousser le TSV et les technologies similaires. Le Through Silicon Via (TSV) est considéré comme une méthode de fabrication en 3D, car elle consiste à empiler les die les uns sur les autres et à les joindre par des interconnexions qui traversent les couches de silicium pour lier les étages entre eux. Il existe aussi une méthode d’assemblage dites 2.5D où une couche de silicium vient s’intercaler entre deux dies et les interconnexions ne passent pas au travers du die, comme pour le TSV, mais autour. Pour plus d’information à ce sujet, nous vous invitons à lire notre le chapitre « Solutions architecturales aux défis électriques » de notre article « Miniaturisation des transistors et agrandissement des wafers : comprendre les enjeux technologiques ».

Ces procédés ne sont pas nouveaux et sont déjà utilisés dans les puces mémoires (cf. « Un smartphone 128 Go est possible avec Toshiba ») et les capteurs d’images CMOS. Néanmoins, à part pour ces puces relativement simples sur le plan lithographique, les modèles 2.5D et 3.D restent absent des fonderies, ce qui oblige les fabricants à produire des puces plus grandes, ce qui a son lot d’inconvénient et limite la montée en performance.

Une démocratisation nécessaire

Pour l’instant, les processeurs en TSV n’ont pas dépassé le cadre des papiers scientifiques et des présentations PowerPoint, mais le consortium a justement pour mission de faire avancer les choses. Le défi est énorme en passant par la fabrication des dies, leurs assemblages, manipulation et intégration d’un package adéquat pour ne pas écraser le tout. Un standard permettrait de démocratiser ces technologies en les mettant à la portée de tous les acteurs de l’industrie. En effet, les fondeurs ne sont pas les seuls concernés. Toutes les étapes de fabrication d’une puce, en passant par le polissage du wafer à l’assemblage et le packaging où les tests de fiabilité doivent répondre aux nouveaux enjeux que ces méthodes présentent.

Pourquoi ces sociétés se réunissent-elles maintenant ? Pour deux raisons. La première est que les avancés lithographiques permettent d’envisager de nouvelles structures. La seconde est que la miniaturisation des transistors atteint des sommes exorbitantes et pouvoir empiler les dies signifie que l’on peut accroître les performances sans nécessairement investir dans une nouvelle finesse de gravure.

Afficher 1 commentaire.
Cette page n'accepte plus de commentaires
  • tnygwek , 27 avril 2011 13:52
    C'est peut être une question stupide mais est ce que cette technique ne pose pas quelques problèmes pour le refroidissement des couches non périphériques?