Se connecter / S'enregistrer

Intel officialise son 14 nm et ses Core M Broadwell

Par - Source: Tom's Hardware FR | B 17 commentaires

Les Core M d'IntelLes Core M d'Intel

Intel a levé le voile sur son 14 nm et le processeur qui inaugurera cette nouvelle finesse de gravure, le Broadwell, qui est attendu pour l’an prochain.

Les nouveaux transistors d'IntelLes nouveaux transistors d'IntelComprendre le 14 nm d’Intel

Il est important de comprendre ce qu’Intel entend par 14 nm. C’est en fait une réduction par un facteur de 0,65. Cela veut dire que si l’on prend une puce gravée en 22 nm et que l’on grave la même chose en 14 nm, on obtient un die réduit par un facteur de 0,65 (22 x 0,65 = 14,3). Concrètement, le 14 nm est un indicateur, mais pas une représentation d’une mesure physique.

Comme nous l’expliquions dans notre dossier sur la miniaturisation des transistors, les fondeurs sont libres de donner le nom qu’ils veulent à leurs méthodes de fabrication. Auparavant, la finesse de gravure représentait le demi-pitch de la puce, c’est-à-dire la distance entre deux fils reliant la source et le drain divisée par deux. Or, depuis le 350 nm, l’appellation portant sur la finesse de gravure est plus une sorte d’ordre de grandeur qu’une mesure physique réelle.

Si cela permet de mieux comprendre le sens derrière le terme 14 nm, cela n’enlève rien à la prouesse que réalise Intel sur le plan industriel. Le 22 nm a marqué l’arrivée des transistors en 3D en 2012 avec les processeurs Ivy Bridge. Ce transistor dispose d’une grille, mais de plusieurs sources et drains. Cela permet de réduire la consommation tout en augmentant les performances.

Avec le 14 nm, Intel a réduit de presque une fois et demie la distance entre deux transistors 3D. Il arrive aussi maintenant à fabriquer en masse des transistors qui ont une hauteur de 42 nm, au lieu de 34 nm auparavant, tout en produisant des modèles plus fins. Cela permet de mieux conduire l’électricité et accroître les performances ainsi que la densité des transistors sur une puce.

Haswell vs BroadwellHaswell vs BroadwellL’arrivée des Core M

Selon le célèbre cycle Tick-Tock d’Intel, si le fondeur se concentre sur une nouvelle finesse de gravure, il apporte moins de changements à l’architecture du processeur et vice-versa l’année suivante. Le Broadwell reste donc très proche du Haswell et la nouvelle de gravure va abaisser surtout sa consommation, ce qui explique qu’il est très attendu sur les plateformes mobiles.

C’est pour cela qu’Intel annonce l’arrivée d’une nouvelle famille de processeurs nommée Core M. On en sait encore peu sur ces processeurs qui utilisent une architecture Broadwell-Y et qui sont destinées aux PC et aux appareils mobiles. Des versions SoC disposant d’un TDP de 3 W à 5 W seront destinées à des tablettes de 10,1 pouces. D’autres déclinaisons devraient pouvoir gérer des écrans 4K.

Broadwell reste proche du Haswell

Intel en a aussi profité pour rajouter des transistors pour accroître la taille du Out of Order Scheduler qui va déterminer l’ordre des instructions qui sont exécutées. Le Translation Lookaside Buffer de la mémoire cache L2, qui traduit des adresses virtuelles en adresses physiques peut maintenant gérer 1 500 entrées au lieu de 1 000 entrées auparavant. Cela signifie que l'espace virtuelle qu'il peut gérer augmente de 1 Go.

Plus de transistors signifient aussi que l’unité de calcul en virgule flottante est plus rapide et que l’architecture est mieux optimisée pour les opérations de chiffrement et de virtualisation. Enfin, il livre avec les Haswell une nouvelle version de son régulateur intégré de tensions qui permet d’optimiser la consommation de la puce en fonction des conditions d’utilisation et de la charge de travail. Le système n’est pas nouveau, mais Haswell en propose un qui serait plus efficace. Bref, les performances globales devraient augmenter d’environ 5 % en moyenne, selon Intel.

Commentaires
Interroger un expert

Votre question aux experts de la catégorie Les news : vos réactions du forum

Exemple : Android, ordinateur portable, usb, disque dur

Cette page n'accepte plus de commentaires
  • job31 , 12 août 2014 08:44
    Ben vivement Skylake...
  • AmaCha , 12 août 2014 08:46
    Impressionnant les progrès encore réalisés !

    Petite "relecture" :
    - "(...) proche du Haswell et la nouvelle *** de gravure va abaisser (...)"
    => *** = finesse / technique / ...
    - "La L2 gagne aussi 1 Go d’espace."
    => Go ou Mio ?!? (Haswell ayant un L3 de 8Mio maximum sur les Xéons)
  • -1 Masquer
    turlupin en ptard , 12 août 2014 08:51
    Citation :
    La L2 gagne aussi 1 Go d’espace

    :??: 
    Boudiou !!!
  • Afficher les 17 commentaires.
  • alberich , 12 août 2014 10:58
    J'ai rien compris. lol excepté que ça va gérer une tablette de10.1 pouces et la 4k pour 3 à 5W de tdp seulement.
  • KyrO_82 , 12 août 2014 15:20
    http://www.technationnews.com :
    Tweaks that help deliver these enhancements include larger schedulers and buffers, larger L2 cache with dedicated 1 GB page L2, Faster floating point multiplier, Radix-1024 divider, improved address prediction for branches, faster round-trips for visualization and targeting cryptography acceleration instruction improvements.

    S'agirait-il d'une vulgaire traduction sans même avoir corrigé la faute?
  • Yannick G , 12 août 2014 19:04
    Citation :
    http://www.technationnews.com :
    Tweaks that help deliver these enhancements include larger schedulers and buffers, larger L2 cache with dedicated 1 GB page L2, Faster floating point multiplier, Radix-1024 divider, improved address prediction for branches, faster round-trips for visualization and targeting cryptography acceleration instruction improvements.

    S'agirait-il d'une vulgaire traduction sans même avoir corrigé la faute?


    Juste au cas où, la phrase de la news ne veux pas dire que le cache L2 fait 1 Go :lol: 
  • KyrO_82 , 12 août 2014 19:35
    OK, j'avoue ne pas bien comprendre ce que veux dire ce "1 Go de page de niveau 2 dédié".
    Tu peux peut-être nous éclairer? Cela pourrait aussi expliquer ce que signifie ce 1 Go dans notre article en français...
  • Yannick G , 13 août 2014 09:46
    Citation :
    OK, j'avoue ne pas bien comprendre ce que veux dire ce "1 Go de page de niveau 2 dédié".
    Tu peux peut-être nous éclairer? Cela pourrait aussi expliquer ce que signifie ce 1 Go dans notre article en français...


    Nos ordinateurs travaillant (sans cas exceptionnels de quelques supercalculateurs et de machines "temps réel") avec un système de mémoire virtuelle, la mémoire virtuelle allouée à chaque processus est découpée en "pages" de taille identique (en mémoire physique, on parle plutôt de "cadres").

    Typiquement, on a des pages de 4 Ko avec une architecture i386. A partir du Pentium, on peut avoir des pages de 4 Ko, 2 Mo (en mode PAE pour les CPU qui le supporte) ou 4 Mo, sous réserve que l'OS le prenne en charge, par exemple via HugeTLB sous Linux. En IA64, on a des pages de taille variable allant de 4 Ko à 256 Mo. En PPC64, on a des pages de 4Ko ou 16 Mo...

    Donc ici, cela veut tout simplement dire que le cache L2 peut travailler avec des "pages" de 1 Go :) 

    (Note : si quelqu'un veut bien confirmer et/ou corriger tout ça, je suis preneur...)
  • KyrO_82 , 13 août 2014 14:41
    Je connais, plus ou moins, le fonctionnement de la mémoire virtuelle dans un ordinateur. Sauf que ce principe s'applique à la mémoire principale, qui effectivement est composé de plusieurs giga de mémoire, aussi bien physique que virtuelle.

    Mais ici il semblerait qu'on parle du cache L2 intégré au processeur, qui est matériellement intégré et dédié à chaque cœur du CPU, et cette mémoire se compte en ko. Par exemple le i7 4790K possède 256 ko de cache L2 par cœur, ce qui fait 8*256 = 2 Mo pour les 8 cœurs du CPU.

    Après le cache L2 vient encore le cache L3, mémoire également intégré au CPU mais partagé entre les cœurs, et étant de 8 Mo pour le i7 4790K.

    On est donc loin, très loin, de pages de mémoire cache de 1 Go. De plus, la mémoire cache intégré au processeur est directement adressable par le CPU, sans passer par un contrôleur de mémoire virtuelle utilisant des pages comme pour la ram principale.

    Donc... je comprend toujours pas :D 
  • Yannick G , 13 août 2014 14:57
    Citation :
    Je connais, plus ou moins, le fonctionnement de la mémoire virtuelle dans un ordinateur. Sauf que ce principe s'applique à la mémoire principale, qui effectivement est composé de plusieurs giga de mémoire, aussi bien physique que virtuelle.

    Mais ici il semblerait qu'on parle du cache L2 intégré au processeur, qui est matériellement intégré et dédié à chaque cœur du CPU, et cette mémoire se compte en ko. Par exemple le i7 4790K possède 256 ko de cache L2 par cœur, ce qui fait 8*256 = 2 Mo pour les 8 cœurs du CPU.

    Après le cache L2 vient encore le cache L3, mémoire également intégré au CPU mais partagé entre les cœurs, et étant de 8 Mo pour le i7 4790K.

    On est donc loin, très loin, de pages de mémoire cache de 1 Go. De plus, la mémoire cache intégré au processeur est directement adressable par le CPU, sans passer par un contrôleur de mémoire virtuelle utilisant des pages comme pour la ram principale.

    Donc... je comprend toujours pas :D 


    Tes caches de quelques Ko ou quelques Mo, il faut bien qu'ils "cachent" quelque chose. Des morceaux de pages de mémoire virtuelle, par exemple...
    Mais je ne te cache pas (huhu...) que l'on touche aux limites de mes connaissances en la matière, et si tu commences à me parler de lignes de cache, de MMU et de TLB, je te mords :D 
  • KyrO_82 , 13 août 2014 15:23
    Ouais moi aussi je suis au limites de mes connaissances, c'est bien pour ça que j'essaie de comprendre :) 
    Ça a effectivement peut-être un rapport avec la communication entre les caches du CPU et la mémoire principale, j'en sais rien du tout. Tant pis, je n'aurai rien appris aujourd'hui :D 

    Merci quand même de m'avoir répondu :jap: 
  • Yannick G , 13 août 2014 20:56
    David, au secours :o 
  • David Civera , 13 août 2014 21:00
    Désolé de répondre si tard, je suis sur un dossier casse-tête. Désolé aussi pour ce passage de la news très mal écrit. Il a été modifié. En gros, l'espace virtuel qui est géré par le TLB augmente de 1 Go. Le système peut donc gérer une mémoire virtuelle plus importante.
  • KyrO_82 , 14 août 2014 12:22
    Merci David :) 
    Va falloir que je lise 2 3 articles sur le TLB et les caches du CPU maintenant, pour comprendre comment les caches sont remplis de données à partir de la RAM principale...
  • Yannick G , 14 août 2014 14:11
    Citation :
    Merci David :) 
    Va falloir que je lise 2 3 articles sur le TLB et les caches du CPU maintenant, pour comprendre comment les caches sont remplis de données à partir de la RAM principale...


    Et voila, je le savais, on parle de TLB :o 



    ;) 
  • KyrO_82 , 14 août 2014 16:48
    Citation :
    Et voila, je le savais, on parle de TLB :o 

    :lol: 
  • killerbees_fr , 21 août 2014 09:18
    Petite précision: "Auparavant, la finesse de gravure représentait le demi-pitch de la puce, c’est-à-dire la distance entre deux fils reliant la source et le drain divisée par deux"
    La finesse de gravure était défini généralement comme la plus petite grille de transistor Mos possible.