Se connecter avec
S'enregistrer | Connectez-vous

Miniaturisation des transistors et agrandissement des wafers : comprendre les enjeux technologiques

Miniaturisation des transistors et agrandissement des wafers : comprendre les enjeux technologiques
Par

Aucun secteur n’a connu un essor technologique et commercial aussi fulgurant que le marché du semi-conducteur. À partir de 2005, le monde a commencé à produire plus de transistors que de grains de riz et à les vendre moins cher.

En 1954, un transistor coûtait 5,52 $ (l’équivalent de 34,70 € aujourd’hui en tenant compte de l’inflation). En 2004, le transistor ne coûtait plus qu’un nano dollar (un milliardième de dollar américain) et en 2005, les prix baissaient tellement que c’est le coût d’un bit de DRAM (soit l’équivalent de trois transistors) qui descendait à un nano dollar.

Selon la Semiconductor Industry Association (SIA), si le marché des transports aériens avait connu la même croissance, un voyage en avion entre Paris et New York, qui coûtait 900 $ en 1978 (l’équivalent de 2 300 € aujourd’hui) et prenait 7 heures de vol, n'aurait demandé qu’une seconde et un centime de dollar en 2005.

En 1965, Gordon Moore, cofondateur d’Intel et employé de Fairchild Semiconductor à l’époque, a constaté que le nombre de composants sur un circuit intégré doublait tous les deux ans et postulait que ce rythme serait inchangé. Il a ensuite révisé son constat en 1975 pour expliquer que le nombre de transistors présents sur le die d’un microprocesseur suivait cette progression. Cette affirmation est restée plus ou moins vraie durant l’histoire des CPU, mais au-delà des considérations pseudo-scientifiques que certains lui attribuent, les énoncés de Moore furent surtout un objectif que les fabricants de processeurs ont tenté d’atteindre, entrainant avec eux le reste de l’industrie du semi-conducteur. Pour arriver à leurs fins les fondeurs jouent sur deux principaux facteurs, la taille du wafer (la galette sur laquelle sont placés les transistors) et la finesse de gravure du die (le groupe de composants qui représentera une puce).

Lorsqu’un fondeur ouvre une nouvelle usine, on mentionne toujours le processus de fabrication aujourd’hui en nanomètre et la taille des wafers qu’elle utilisera (cf. la dernière actualité en date « TSMC : une Fab à 9,3 milliards de dollars »). Ces deux éléments sont les mamelles alimentant les ambitions motivées par les conjectures de Moore. Toutes les innovations technologiques de ces dernières années, en passant par l’utilisation de matériaux à diélectrique high-k et les wafers SOI afin de limiter les fuites de courant, la pureté grandissante des salles blanches, la conception de nouvelles méthodes lithographiques ou les technologies de traitement du silicium, ont tous pour but soit d’augmenter la finesse de gravure, soit d'obtenir des wafers plus grands ou offrants un meilleur rendement.

Il est donc temps de revenir sur ces deux concepts fondamentaux pour voir ce qui se cache derrière les termes techniques que nous employons fréquemment dans nos colonnes et les défis technologiques auxquels sont confrontés les acteurs de ce marché. Ce traitement n’a aucunement la prétention d’être exhaustif et la vulgarisation de certaines des notions présentées est avant tout destinée à permettre à l’ensemble de nos lecteurs de comprendre les grandes lignes de cette industrie et abolir certaines idées reçues. De plus, par soucis de concision et éviter d’être redondant, nous ne reviendrons pas sur le processus de fabrication du processeur que nous avons déjà rapidement balayé dans notre reportage photo « La fabrication d'un processeur en images ».