Résolu débit de copie

[pasducinema]

Pour connaître le débit maximum possible de copie, on parle souvent de la limitation imposée par le support de stockage lui-même ou éventuellement par la puce de communication (usb3, firewire 800, thunderbolt). Mais en cas de performances très élevées sur ces deux paramètres (SSD ou RAID en thunderbolt 2 par exemple), quels sont les autres éléments limitatifs au sein d'un ordinateur lorsqu'on réalise une copie d'un support de stockage à un autre, voire plusieurs? Qu'en est-il par exemple des débits possibles entre le southbridge et le northbrigde?
Ma question concerne plus généralement le flux des données au sein d'un ordinateur et je suis très curieux de lire vos réponses!
Merci!

 

[KyrO_82]

Salut!

Il n'y a plus de southbridge et de northbridge dans nos PC, il n'y a plus que le "chipset" qui gère tous les périphériques du PC autre que la RAM et le PCIe principal (carte graphique), qui eux sont directement géré par le CPU.

Les SSD deviennent limités par les interfaces de connexion (SATA, USB3) et leur contrôleur, en débit mais aussi en latence. C'est pourquoi arrivent des SSD PCIe grand-public dont la connexion est nettement plus rapide, surtout au niveau de la latence.
Au niveau du thunderbolt c'est probablement aussi un problème de latence des contrôleurs.

 

[pasducinema]

Salut!

Il n'y a plus de southbridge et de northbridge dans nos PC, il n'y a plus que le "chipset" qui gère tous les périphériques du PC autre que la RAM et le PCIe principal (carte graphique), qui eux sont directement géré par le CPU.

Les SSD deviennent limités par les interfaces de connexion (SATA, USB3) et leur contrôleur, en débit mais aussi en latence. C'est pourquoi arrivent des SSD PCIe grand-public dont la connexion est nettement plus rapide, surtout au niveau de la latence.
Au niveau du thunderbolt c'est probablement aussi un problème de latence des contrôleurs.

Salut KyrO_82 et merci!
Mais les données ont-elles à circuler entre le chipset et le CPU si je fais une copie de support thunderbolt vers support thunderbolt par exemple? Le chipset lui-même ou le lien avec le CPU peuvent-ils limiter le débit?

 

[KyrO_82]

Oui, les données passent par le CPU. La connexion entre le chipset et le CPU est très rapide, je doute qu'il ne limite les débits. C'est plutôt la latence du tout qui limitera le débit: contrôleur thunderbolt branché sur PCIe, chipset qui contrôle le PCIe 2.0, mais aussi la longueur du câble. Mais à ce niveau là, les disques en eux-même ralentissent aussi les débits (contrôleur de la mémoire flash et mémoire flash en elle-même).
Bref, c'est un tout, chaque étape prend un peu de temps. C'est pourquoi on a de meilleures performances avec un disque branché directement sur PCIe, car la connexion ne passe que par le contrôleur PCIe du chipset, sans avoir besoin de contrôleur supplémentaire.

 

[dontlino]

N'oublions pas la longueur des câbles qui à un effet important sur des distances de plusieurs mètres sur les débits.
Pour moi la chaîne est la suivante pour un transfert
Support->puce encodage(sata vers technologie du câble) -> câble -> puce décodage -> chipset -> CPU (correction des erreurs) -> chipset -> puce encodage -> câble -> puce décodage -> support.

après chaque élément de la chaîne peut être limitant.

 

[pasducinema]

Oui, les données passent par le CPU. La connexion entre le chipset et le CPU est très rapide, je doute qu'il ne limite les débits. C'est plutôt la latence du tout qui limitera le débit: contrôleur thunderbolt branché sur PCIe, chipset qui contrôle le PCIe 2.0, mais aussi la longueur du câble. Mais à ce niveau là, les disques en eux-même ralentissent aussi les débits (contrôleur de la mémoire flash et mémoire flash en elle-même).
Bref, c'est un tout, chaque étape prend un peu de temps. C'est pourquoi on a de meilleures performances avec un disque branché directement sur PCIe, car la connexion ne passe que par le contrôleur PCIe du chipset, sans avoir besoin de contrôleur supplémentaire.

ne penses tu pas que dans un cas extrême comme celui-là : http://www.tomshardware.fr/articles/owc-thunderbolt,1-54031.html la connexion entre le chipset et le CPU puisse être limitative? 4 go/s ce doit être proche du débit maximum du lien chipset/CPU, non?
merci beaucoup à toi

 

[pasducinema]

N'oublions pas la longueur des câbles qui à un effet important sur des distances de plusieurs mètres sur les débits.
Pour moi la chaîne est la suivante pour un transfert
Support->puce encodage(sata vers technologie du câble) -> câble -> puce décodage -> chipset -> CPU (correction des erreurs) -> chipset -> puce encodage -> câble -> puce décodage -> support.

après chaque élément de la chaîne peut être limitant.

merci pour cette réponse efficace dontlino
qu'entends tu pas "correction des erreurs" au niveau du CPU?

 

[dontlino]

quand tu transmet un signal tu as forcement des perturbations et donc il faut une action de calcul pour à partir des paquets reçu (qui contiennent un moyen de vérification) de vérifier que le paquet est conforme si possible corriger l'erreur (bit à 0 au lieu de 1) voir demander la réémission du paquet.
Ensuite le CPU renvoie de nouveaux paquets corrigés.
Cette étape peux être faite en réalité à d'autres niveaux comme les puces de décodage en partie c'est un vaste sujet que la correction des erreurs dans les transmissions.

 

[pasducinema]

quand tu transmet un signal tu as forcement des perturbations et donc il faut une action de calcul pour à partir des paquets reçu (qui contiennent un moyen de vérification) de vérifier que le paquet est conforme si possible corriger l'erreur (bit à 0 au lieu de 1) voir demander la réémission du paquet.
Ensuite le CPU renvoie de nouveaux paquets corrigés.
Cette étape peux être faite en réalité à d'autres niveaux comme les puces de décodage en partie c'est un vaste sujet que la correction des erreurs dans les transmissions.

mais ce n'est pas la seule fonction du CPU lors d'une copie?

 

[KyrO_82]

ne penses tu pas que dans un cas extrême comme celui-là : http://www.tomshardware.fr/articles/owc-thunderbolt,1-54031.html la connexion entre le chipset et le CPU puisse être limitative? 4 go/s ce doit être proche du débit maximum du lien chipset/CPU, non?
merci beaucoup à toi

Pour les systèmes AMD, le lien entre le chipset et le CPU se fait avec le bus HyperTransport limité à 51,2 Go/s.
Quand aux systèmes Intel, ils utilisent le QuickPath Interconnect (QPI): 25.6 Go/s.
Ces bus sont courts et bien implémentés, leur débit pratique est très proche de leur débit théorique.

La correction d'erreur se fait à tous les niveaux, à chaque contrôleur, cela fait partie intégrante des contrôleurs de communications (au niveau de la lecture de la mémoire flash, de la transmission via thunderbolt, du bus PCIe et finalement entre le chipset et le CPU).

Regarde cet article parlant du NVM, une nouvelle norme pour les SSD PCIe. Elle permet de réduire les latences entre le stockage et le CPU:
http://www.tomshardware.fr/articles/intel-ssd-p3700-nvme-pcie,2-2329-2.html

mais ce n'est pas la seule fonction du CPU lors d'une copie?

Le CPU fait tout. C'est lui qui sait où il faut lire les données, et où il faut les écrire, c'est donc lui qui envoi toutes les commandes et les données.
On pourrait effectivement imaginer, par exemple, que la carte contrôleur des disques puisse elle-même effectuer une copie sans passer par le CPU. Mais l’intérêt est limité, cela améliore les performances seulement si on fait une copie vers le même disque, et donc ça n'existe pas.

 

[pasducinema]

N'oublions pas la longueur des câbles qui à un effet important sur des distances de plusieurs mètres sur les débits.
Pour moi la chaîne est la suivante pour un transfert
Support->puce encodage(sata vers technologie du câble) -> câble -> puce décodage -> chipset -> CPU (correction des erreurs) -> chipset -> puce encodage -> câble -> puce décodage -> support.

après chaque élément de la chaîne peut être limitant.

au cours d'une copie de disque à disque, la transmission ne se fait-elle pas sans passer par le CPU?

 

[pasducinema]

ne penses tu pas que dans un cas extrême comme celui-là : http://www.tomshardware.fr/articles/owc-thunderbolt,1-54031.html la connexion entre le chipset et le CPU puisse être limitative? 4 go/s ce doit être proche du débit maximum du lien chipset/CPU, non?
merci beaucoup à toi

Pour les systèmes AMD, le lien entre le chipset et le CPU se fait avec le bus HyperTransport limité à 51,2 Go/s.
Quand aux systèmes Intel, ils utilisent le QuickPath Interconnect (QPI): 25.6 Go/s.
Ces bus sont courts et bien implémentés, leur débit pratique est très proche de leur débit théorique.

La correction d'erreur se fait à tous les niveaux, à chaque contrôleur, cela fait partie intégrante des contrôleurs de communications (au niveau de la lecture de la mémoire flash, de la transmission via thunderbolt, du bus PCIe et finalement entre le chipset et le CPU).

Regarde cet article parlant du NVM, une nouvelle norme pour les SSD PCIe. Elle permet de réduire les latences entre le stockage et le CPU:
http://www.tomshardware.fr/articles/intel-ssd-p3700-nvme-pcie,2-2329-2.html

mais ce n'est pas la seule fonction du CPU lors d'une copie?

Le CPU fait tout. C'est lui qui sait où il faut lire les données, et où il faut les écrire, c'est donc lui qui envoi toutes les commandes et les données.
On pourrait effectivement imaginer, par exemple, que la carte contrôleur des disques puisse elle-même effectuer une copie sans passer par le CPU. Mais l’intérêt est limité, cela améliore les performances seulement si on fait une copie vers le même disque, et donc ça n'existe pas.

Salut!
Le lien avec le southbridge n'était-il pas un lien 4x PCIe version 2 soit 2go/s dans chaque sens?

 

[pasducinema]

Si on s'intéresse aux liens SATA3 et usb3 du chipset en eux-mêmes quelle est leur limite théorique respective? Je veux dire est-ce que c'est 6gbit/s par connecteur SATA3 ou 6gbit/s pour tous? et 5gbit/s en usb3?
Ou pour poser la question autrement, quel débit je peux espérer au maximum avec un raid 0 sur les ports SATA ou usb?

 

[dontlino]

La connexion entre la puce SATA/USB et l'ensemble chipset-CPU dépend de ta carte mère. Le fabricant à la choix de connecter avec plus ou moins de liens PCI-Express pour mettre soit plus de puces et donc pus de connecteurs ou pour en libérer afin d'optimiser le SLI/Crossfire

 

[pasducinema]

La connexion entre la puce SATA/USB et l'ensemble chipset-CPU dépend de ta carte mère. Le fabricant à la choix de connecter avec plus ou moins de liens PCI-Express pour mettre soit plus de puces et donc pus de connecteurs ou pour en libérer afin d'optimiser le SLI/Crossfire

Bonjour Dontlino,
S'agit-il vraiment des mêmes liens possibles pour les cartes graphiques et les puces SATA/USB? Les premières ne sont-elles pas reliées directement au processeur et les secondes au chipset ce qui ne permet pas d'en passer certaines de l'un à l'autre...?

 

[KyrO_82]

Les premières ne sont-elles pas reliées directement au processeur et les secondes au chipset ce qui ne permet pas d'en passer certaines de l'un à l'autre...?

Pour les CPU en LGA 1150, en général oui. Ceux-ci possèdent 16 lignes PCIe 3.0 qui partent directement des CPU et qui sont généralement utilisé pour la ou les CG. Les CPU en LGA 2011 possèdent par contre 40 lignes PCIe, donc même si 32 d'entre elles sont utilisé pour un SLI/CF de 2 CG en 16x, il en reste 8 disponibles pour d'autres interfaces.

Pour tes questions précédentes:

"au cours d'une copie de disque à disque, la transmission ne se fait-elle pas sans passer par le CPU?"
> Non, j'en doute fort, si ce n'est pour la gestion du raid matériel.

"Le lien avec le southbridge n'était-il pas un lien 4x PCIe version 2 soit 2go/s dans chaque sens?"
> A l'époque ou il y avait un chip northbridge et un chip southbridge? Je ne sais pas, mais c'était il y a presque 10 ans de toute façon... et c'était bien suffisant à l'époque.

"Si on s'intéresse aux liens SATA3 et usb3 du chipset en eux-mêmes quelle est leur limite théorique respective? Je veux dire est-ce que c'est 6gbit/s par connecteur SATA3 ou 6gbit/s pour tous? et 5gbit/s en usb3?"
> C'est bien 6 Gb/s par SATA3 et 5 Gb/s par USB3. Prenons par exemple le dernier né des chipsets Intel pour LGA 1150, le Z97:
- 8 x USB2 = 8 x 480 Mb/s = 8 x 60 Mo/s = 480 Mo/s
- 6 x USB3 = 6 x 5 Gb/s = 6 x 500 Mo/s = 3 Go/s
- 6 x SATA3 = 6 x 6 Gb/s = 6 x 600 Mo/s = 3.6 Go/s
- 8 x PCIe 2.0 = 8 x 5 Gb/s = 8 x 500 Mo/s = 4 Go/s
- Total = 11.1 Go/s
Il reste donc une très grande marge sur le bus QPI de 25.6 Go/s, même si toutes ces interfaces (USB, SATA et PCIe) sont utilisé à 100% en même temps. Donc t'inquiète pas, toutes ces interface assurent bien leur débit maximum, et le CPU n'a aucun problème à les gérer non plus, en plus des 25.6 Go/s de la ram.

 

[pasducinema]

Les premières ne sont-elles pas reliées directement au processeur et les secondes au chipset ce qui ne permet pas d'en passer certaines de l'un à l'autre...?

Pour les CPU en LGA 1150, en général oui. Ceux-ci possèdent 16 lignes PCIe 3.0 qui partent directement des CPU et qui sont généralement utilisé pour la ou les CG. Les CPU en LGA 2011 possèdent par contre 40 lignes PCIe, donc même si 32 d'entre elles sont utilisé pour un SLI/CF de 2 CG en 16x, il en reste 8 disponibles pour d'autres interfaces.

Pour tes questions précédentes:

"au cours d'une copie de disque à disque, la transmission ne se fait-elle pas sans passer par le CPU?"
> Non, j'en doute fort, si ce n'est pour la gestion du raid matériel.

"Le lien avec le southbridge n'était-il pas un lien 4x PCIe version 2 soit 2go/s dans chaque sens?"
> A l'époque ou il y avait un chip northbridge et un chip southbridge? Je ne sais pas, mais c'était il y a presque 10 ans de toute façon... et c'était bien suffisant à l'époque.

"Si on s'intéresse aux liens SATA3 et usb3 du chipset en eux-mêmes quelle est leur limite théorique respective? Je veux dire est-ce que c'est 6gbit/s par connecteur SATA3 ou 6gbit/s pour tous? et 5gbit/s en usb3?"
> C'est bien 6 Gb/s par SATA3 et 5 Gb/s par USB3. Prenons par exemple le dernier né des chipsets Intel pour LGA 1150, le Z97:
- 8 x USB2 = 8 x 480 Mb/s = 8 x 60 Mo/s = 480 Mo/s
- 6 x USB3 = 6 x 5 Gb/s = 6 x 500 Mo/s = 3 Go/s
- 6 x SATA3 = 6 x 6 Gb/s = 6 x 600 Mo/s = 3.6 Go/s
- 8 x PCIe 2.0 = 8 x 5 Gb/s = 8 x 500 Mo/s = 4 Go/s
- Total = 11.1 Go/s
Il reste donc une très grande marge sur le bus QPI de 25.6 Go/s, même si toutes ces interfaces (USB, SATA et PCIe) sont utilisé à 100% en même temps. Donc t'inquiète pas, toutes ces interface assurent bien leur débit maximum, et le CPU n'a aucun problème à les gérer non plus, en plus des 25.6 Go/s de la ram.

Pardon KyrO, mais je ne comprends toujours pas : pour aller du chipset au CPU, les données passent par le bus DMI et pas par le bus QPI, le premier ayant un débit largement inférieur au second

Vous devez être connecté pour voir les images.

 

[KyrO_82]

Mmmh, effectivement, j'ai apparemment tout faux

Les cartes mères actuelles ont 4 lignes DMI 2.0 entre le CPU et le chipset, ce qui donne (seulement) 2x20 Gb/s (20 Gb/s dans chaque direction). Donc 4 SATA 3 en lecture maximum et il sature. Mais cela reste très rare, surtout que même si il lit à 20 Gb/s, il est toujours capable d'écrire en 20 Gb/s en même temps.

Désolé de t'avoir induit en erreur, j'aurai appris quelque chose, j'avais toujours cru que c'était ce bus QPI qui faisait le lien...

 

[pasducinema]

Mmmh, effectivement, j'ai apparemment tout faux

Les cartes mères actuelles ont 4 lignes DMI 2.0 entre le CPU et le chipset, ce qui donne (seulement) 2x20 Gb/s (20 Gb/s dans chaque direction). Donc 4 SATA 3 en lecture maximum et il sature. Mais cela reste très rare, surtout que même si il lit à 20 Gb/s, il est toujours capable d'écrire en 20 Gb/s en même temps.

Désolé de t'avoir induit en erreur, j'aurai appris quelque chose, j'avais toujours cru que c'était ce bus QPI qui faisait le lien...

ce débit reste suffisant pour nombre d'utilisations je pense, d'où le fait qu'on ignore souvent sa valeur sans doute?

 

[KyrO_82]

Sans doute oui

Quand le besoin se fera sentir, il feront un truc plus rapide. Le bus DMI 3.0 existe déjà, il offre apparemment (si j'ai bien compris) 8 GT/s par sens par ligne, contre 5 GT/s pour le DMI 2.0. De plus il est toujours possible d'implémenter plus de 4 lignes.