Accueil » Dossier » Le processeur Cell » Page 2

Le processeur Cell

1 : Introduction 3 : La quête d’un meilleur ILP 4 : L’aveu d’un échec 5 : L’aveu d’un échec (suite) 6 : Les nouveaux enjeux 7 : Le CELL : une vue d’ensemble 8 : Les SPE : la force du Cell 9 : Les SPE : la force du Cell (suite) 10 : Le PPE : le maître d’œuvre 11 : Le PPE : le maître d’œuvre (suite), l'EIB 12 : Conclusion

La première révolution RISC

Lorsque l’alliance AIM a proposé le premier processeur PowerPC, le concept de RISC (Reduced Instruction Set Computer) n’était pas nouveau. En fait les fondements du design RISC remontent au début des années 1980 avec les travaux de Patterson à l’université de Berkeley qui donneront naissance à deux machines appelées RISC-I et RISC-II. En fait à la fin des années 1970 IBM (déjà lui !) avait commencé des travaux qui allaient dans cette voie.

C’est cependant la première fois avec le PowerMac qu’un processeur RISC est disponible dans une machine grand public. L’idée sous jacente derrière le RISC était de mieux utiliser les ressources disponibles : une part non négligeable des transistors des processeurs de l’époque était dédiée à câbler des instructions de plus en plus complexes ou des modes d’adressages alambiqués, la conséquence malheureuse est que cela se faisait au détriment des instructions les plus fréquemment utilisées. On peut donc résumer le RISC à cette phrase : « rendre le cas courant rapide et le cas rare possible.».

On peut aujourd’hui dire que le concept RISC touche à sa fin lorsque l’on regarde l’implémentation de l’ISA (Instruction Set Architecture : architecture de jeu d’instructions) PowerPC par son dernier représentant : le 970. Celui-ci est en effet un microprocesseur complexe n’exécutant pas nativement les instructions PowerPC mais les décomposant en un format interne. Il les envoie ensuite à un cœur d’exécution Out of order très largement superscalaire, sous forme de groupes répondant à des règles strictes sur l’organisation des instructions qu’ils contiennent. Le pipeline, extrêmement long, s’écarte également du schéma du pipeline RISC classique qui faisait la marque de fabrique des processeurs MIPS ou PowerPC.

Sommaire :

  1. Introduction
  2. La première révolution RISC
  3. La quête d’un meilleur ILP
  4. L’aveu d’un échec
  5. L’aveu d’un échec (suite)
  6. Les nouveaux enjeux
  7. Le CELL : une vue d’ensemble
  8. Les SPE : la force du Cell
  9. Les SPE : la force du Cell (suite)
  10. Le PPE : le maître d’œuvre
  11. Le PPE : le maître d’œuvre (suite), l'EIB
  12. Conclusion