Accueil » Dossier » Miniaturisation des transistors et agrandissement des wafers : comprendre les enjeux technologiques

Miniaturisation des transistors et agrandissement des wafers : comprendre les enjeux technologiques

1 : Introduction 2 : Finesse de gravure : signification et pertinence 3 : La pertinence du processus de fabrication 4 : Les limites des finesses définies par l’ITRS 5 : Miniaturisation et défis électriques 6 : Les règles de Dennard 7 : Solutions architecturales aux défis électriques 8 : Miniaturisation et défis lithographiques 9 : Le double motif, un passage obligé 10 : Miniaturisation et défis technologiques à venir 12 : Diamètre et rendement des wafers 13 : Défis économiques du 450 mm 14 : Défis industriels du 450 mm

Défis lithographiques à venir

Image 1 : Miniaturisation des transistors et agrandissement des wafers : comprendre les enjeux technologiquesPour graver en 32 nm et en 22 nm, les équipementiers ont beaucoup travaillé sur l’ouverture numérique. En 2009 les scientifiques envisageaient d’atteindre 1,6. Ils pensaient aussi d’utiliser un nouveau milieu d’observation pour profiter d’un indice de réfraction plus important que celui de l’eau. Le lutécium aluminium-grenat, qui fait l’objet de nombreuses recherches, a un indice très encourageant de 2,14.


L’arrivée nécessaire de l’EUV


Le double motif continue d’être sur le devant de la scène et fut privilégié par les fondeurs, car il nécessite des temps de développement plus courts que les ultraviolets extrêmes. Ainsi, la première puce de SRAM fabriquée en 22 nm grâce au double motif est sortie des laboratoires six mois plus tôt que celle utilisant l’EUV. Néanmoins, cette méthode coûte cher et il est indéniable que le 193 nm commence à être un facteur limitatif.



La lithographie par ultraviolet extrême (EUV) est donc annoncée comme le remplaçant du laser à fluorure d’argon. Utilisant une longueur d’onde de 13,5 nm, TSMC devrait recevoir les premiers scanners en 2011 (cf. « La lithographie EUV chez TSMC en 2011 »), en même temps que Samsung, Intel et Toshiba. Cette technologie marque aussi la fin des lentilles réfractive au profit de miroirs en raison du niveau d’absorption trop important des optiques qui sont donc incompatibles avec les nouvelles longueurs d’onde.


Image 2 : Miniaturisation des transistors et agrandissement des wafers : comprendre les enjeux technologiquesIBM explore aussi la lithographe plasmonique. Cette technique utilise les électrons libres présents sur la surface d’un métal qui ont la particularité d’osciller lorsqu’ils sont exposés à la lumière. Ces oscillations génèrent un rayon dont la longueur d’onde est bien plus courte que celle de la lumière, permettant au final d’avoir une finesse de gravure plus importante. IBM a déjà utilisé cette méthode dans ses laboratoires, combinée à des méthodes photolithographiques plus classiques, pour fabriquer des puces de SRAM en 32 nm d’une surface de 0,143 µm². Néanmoins, cette technologie est encore loin d’être satisfaisante pour la production en masse de processeurs.



Les laboratoires d’Intel ont aussi montré qu’ils pouvaient graver en 15 nm en utilisant le laser à exciplexe classique de 193 nm et pensent même pouvoir descendre jusqu’en 11 nm. Le problème est que les modifications nécessaires pour y arriver coûtent cher, les scanners EUV devenant alors attrayants.

Image 3 : Miniaturisation des transistors et agrandissement des wafers : comprendre les enjeux technologiquesDe l’ingéniosité de l’homme

Ces recherches répondent donc en partie aux craintes de l’ITRS qui explique que « depuis 2001, nous avons atteint un stade où l’horizon de la Roadmap défi même les projections les plus optimistes (…) Il est difficile pour la plupart des acteurs de l’industrie du semiconducteur d’imaginer comment on peut maintenir les tendances historiques d’accroissement des équipements et des coûts pendant encore quinze ans ». Il est intéressant de noter que l’ITRS elle-même, en 2006, avait du mal à envisager que l’on puisse graver en 16 nm et ce genre de discours alarmiste est monnaie courante lorsque l’on se penche sur l’histoire des transistors.



En 1983, durant le très sérieux International Electron Devices Meeting (IEDM), le professeur James Meindl, médaillé par l’IEEE pour ses travaux en microélectroniques, a clairement expliqué que l’architecture des transistors serait limitée entre le 200 nm et le 400 nm. Un an plus tard, George Heilmeier, l’un des pionniers des écrans LCD, écrivait que les circuits intégrés satureraient entre 0,3 et 0,5 micron. Ces hommes exceptionnellement brillants ne faisaient que constater les limites technologiques qui se présentaient à eux, mais les fondeurs et fabricants ont tellement voulu maintenir les objectifs dessinés par les conjectures de Moore, qu’ils ont trouvé des solutions répondant aux impossibilités physiques apparentes.



Pour prendre un exemple plus proche de nous, depuis que l’on grave en 180 nm et que la longueur du canal est descendue en dessous de 100 nm, les scientifiques peinent à concevoir des semiconducteurs plus petits. Cette finesse de gravure a marqué l’introduction de nouveaux procédés lithographiques utilisant un laser d’une longueur d’onde de 193 nm. Encore en vigueur aujourd’hui, ce type de photolithographie nous a emmenés bien plus loin que ce que les scientifiques pensaient au départ, puisqu’ils affirmaient à l’époque que cette méthode de fabrication serait remplacée par la lithographie à ultraviolet extrême lors de l’introduction du 65 nm. Or, le 193 nm reste pour l’instant maître des usines.



Il convient donc de prendre du recul par rapport aux nouveaux défis qui se posent à nous. Il est clair qu’à moins de trouver des solutions pratiques, les fondeurs buteront sur des limites qui empêcheront de continuer à utiliser des finesses plus importantes, mais il ne faut pas sous-estimer l’ingéniosité des chercheurs et les profits qui motivent les compagnies.

Sommaire :

  1. Introduction
  2. Finesse de gravure : signification et pertinence
  3. La pertinence du processus de fabrication
  4. Les limites des finesses définies par l’ITRS
  5. Miniaturisation et défis électriques
  6. Les règles de Dennard
  7. Solutions architecturales aux défis électriques
  8. Miniaturisation et défis lithographiques
  9. Le double motif, un passage obligé
  10. Miniaturisation et défis technologiques à venir
  11. Défis lithographiques à venir
  12. Diamètre et rendement des wafers
  13. Défis économiques du 450 mm
  14. Défis industriels du 450 mm