Accueil » Dossier » Miniaturisation des transistors et agrandissement des wafers : comprendre les enjeux technologiques

Miniaturisation des transistors et agrandissement des wafers : comprendre les enjeux technologiques

1 : Introduction 3 : La pertinence du processus de fabrication 4 : Les limites des finesses définies par l’ITRS 5 : Miniaturisation et défis électriques 6 : Les règles de Dennard 7 : Solutions architecturales aux défis électriques 8 : Miniaturisation et défis lithographiques 9 : Le double motif, un passage obligé 10 : Miniaturisation et défis technologiques à venir 11 : Défis lithographiques à venir 12 : Diamètre et rendement des wafers 13 : Défis économiques du 450 mm 14 : Défis industriels du 450 mm

Finesse de gravure : signification et pertinence

Image 1 : Miniaturisation des transistors et agrandissement des wafers : comprendre les enjeux technologiquesL’ITRS (International Technology Roadmap for Semiconductors) est une agence fondamentale dans le développement de nouvelles finesses de gravure. C’est elle qui va définir la valeur en nanomètre qui va servir à désigner un processus de fabrication.

La finesse de gravure telle qu’elle est utilisée dans le commerce

Concrètement, c’est donc elle qui va établir si un processus de fabrication se nomme 90 nm ou 65 nm. Contrairement à ce que beaucoup de personnes pensent, avant d’être une mesure, l’ITRS explique que le processus de fabrication tel qu’il est employé dans le commerce « est un indicateur des progrès généraux de l’industrie dans la miniaturisation des circuits intégrés ». De nombreux aspects du transistor présents sur la galette sont plus grands ou plus petits que cette valeur. Le processus de fabrication sert donc à ce niveau-là de label clarifiant le franchissement d’étapes importantes.



L’ITRS ne choisit pas le processus de fabrication au hasard. La valeur en nanomètre présentée au public obéit à un calcul théorique précis qui veut que chaque nouvelle finesse soit le produit de l’ancienne multipliée par la racine carrée d’un demi (0,7 environ). Le raisonnement est que chaque processus de fabrication représente un cycle technologique qui double la densité des composants sur une même surface. Cela permet aussi de laisser vivre chaque processus de fabrication suffisamment longtemps pour le rentabiliser et avoir le temps de résoudre les problèmes de la prochaine finesse. En effet, chaque étape a des ramifications énormes sur l’ensemble des composants présents sur le wafer. En espaçant ainsi les objectifs à franchir, l’ITRS limite le nombre de défis technologiques à relever d’un seul coup et facilite les transitions.

Image 2 : Miniaturisation des transistors et agrandissement des wafers : comprendre les enjeux technologiquesLe demi-pitch de DRAM : la référence des experts

Si la finesse de gravure est donc avant tout un label officialisé par l’ITRS qui repose sur des calculs théoriques et qui aide les fondeurs à clarifier les étapes technologiques qu’ils franchissent, son origine repose sur une mesure physique précise. En principe, le processus de fabrication est censé représenter la moitié du petit pitch des lignes métalliques. Le pitch est égal à la « largeur minimale du métal de connexion additionnée à celle de l’espace entre les deux pistes adjacentes interconnectées » (définition extraite de la thèse de Mikael Cimino).



L’ITRS utilise le demi-pitch comme référence, car de nombreux aspects du transistor sont proportionnels à cette mesure. Par exemple, la grille du transistor représente généralement entre un tiers et la moitié de cette distance. Ainsi, un wafer d’Intel ou AMD utilisant un procédé de fabrication de 65 nm aura une grille d’une longueur de 35 nm. Bref, contrairement aux idées reçues, la finesse de gravure ne représente pas l’élément le plus petit du wafer.

Image 3 : Miniaturisation des transistors et agrandissement des wafers : comprendre les enjeux technologiquesLa raison d’être de l’ITRS

La roadmap du demi-pitch que dresse l’ITRS sur les quinze prochaines années est destinée à aider les acteurs du marché. L’agence succède à la NTRS, l’organisme national américain pour la création des roadmaps de semiconducteurs, qui fut constituée en réponse à l’externalisation de la fabrication des outils de production, ce qui posait de sérieux problèmes de cohésions entre les équipementiers et les fondeurs. Tout comme la NTRS, l’ITRS a pour but d’aider tous ces acteurs à avoir une vision claire afin d’anticiper les évolutions du marché et les difficultés technologiques inhérentes à chaque processus de fabrication, mais elle bénéficie en plus de la collaboration des acteurs européens et asiatiques. 


Elle est composée des associations européennes (ESIA), japonaises (JEITA), coréennes (KSIA), taïwaises (TSIA) et américaines (SIA) de l’industrie du semiconducteur. Les experts qui rédigent chaque année les documents détaillant les enjeux technologiques (que l’on appelle « chapitre ») ou qui siègent à ses comités sont très souvent les dirigeants de fonderies ou des acteurs importants de ce marché. Ainsi, le président du comité responsable de la roadmap de l’ITRS est aujourd’hui Paolo Gargini, directeur des stratégies technologiques chez Intel. On notera aussi la présence à cette table de Patrick Cogez, un des directeurs du fondeur franco-italien STMicroelectronics.

Sommaire :

  1. Introduction
  2. Finesse de gravure : signification et pertinence
  3. La pertinence du processus de fabrication
  4. Les limites des finesses définies par l’ITRS
  5. Miniaturisation et défis électriques
  6. Les règles de Dennard
  7. Solutions architecturales aux défis électriques
  8. Miniaturisation et défis lithographiques
  9. Le double motif, un passage obligé
  10. Miniaturisation et défis technologiques à venir
  11. Défis lithographiques à venir
  12. Diamètre et rendement des wafers
  13. Défis économiques du 450 mm
  14. Défis industriels du 450 mm