Accueil » Dossier » Miniaturisation des transistors et agrandissement des wafers : comprendre les enjeux technologiques

Miniaturisation des transistors et agrandissement des wafers : comprendre les enjeux technologiques

1 : Introduction 2 : Finesse de gravure : signification et pertinence 3 : La pertinence du processus de fabrication 5 : Miniaturisation et défis électriques 6 : Les règles de Dennard 7 : Solutions architecturales aux défis électriques 8 : Miniaturisation et défis lithographiques 9 : Le double motif, un passage obligé 10 : Miniaturisation et défis technologiques à venir 11 : Défis lithographiques à venir 12 : Diamètre et rendement des wafers 13 : Défis économiques du 450 mm 14 : Défis industriels du 450 mm

Les limites des finesses définies par l’ITRS

Image 1 : Miniaturisation des transistors et agrandissement des wafers : comprendre les enjeux technologiquesCela nous amène à la finesse de gravure comme technologie présentée au grand public. Cette mesure est toujours censée être un indicateur du demi-pitch des câbles métalliques reliant les transistors présents sur le wafer, mais ses implications technologiques sont aujourd’hui beaucoup plus floues.


Contraintes technologiques


En effet, avant le 350 nm, les transistors en provenance de différents fondeurs, mais utilisant le même processus de fabrication, avaient des dimensions relativement similaires. Néanmoins, il faut savoir que les fabricants sont libres de graver les transistors comme bon leur semble, les détails étant cachés derrière le voile du secret professionnel et depuis le 250 nm et le 180 nm, les fondeurs s’adaptent pour limiter les coûts. Par exemple, pour un même processus de fabrication, la longueur de la grille peut grandement varier d’un wafer à l’autre. Certains experts affirment qu’il peut y avoir des différences de l’ordre de 40 % entre deux puces censées utiliser un même processus de fabrication.



Depuis quelques années, certains fondeurs jouent la carte de la transparence et présentent souvent deux grands types de process, le premier mettant l’accent sur la fréquence de fonctionnement de la puce, tandis que le second est tourné vers la consommation. La différence réside dans les proportions des transistors. Ainsi, pour une même finesse de gravure, un fondeur qui s’oriente vers les performances utilisera par exemple des grilles plus petites et plus difficiles à produire, mais qui pourront s’ouvrir et se fermer plus rapidement, augmentant ainsi la fréquence de la puce. Par contre, une même finesse de gravure orientée vers la consommation utilisera, entre autres, des grilles plus grandes qui réduiront les problèmes de fuites de courant et ipso facto les demandes énergétiques de la puce.



Ainsi, chez Fujitsu, les puces hautes performances gravées en 180 nm avaient une grille d’une longueur de 30 nm, contre 50 nm pour celles disposant d’une consommation réduite.

Image 2 : Miniaturisation des transistors et agrandissement des wafers : comprendre les enjeux technologiquesContraintes économiques

Enfin, depuis 2001, l’ITRS avoue que le passage à de nouvelles finesses de gravure se fait plus rapidement que prévu, souvent à deux ans d’intervalle au lieu de trois auparavant (un phénomène qui a démarré durant le milieu des années 90). Elle a aussi reconnu le fait que certains fondeurs n’obéissaient plus réellement à la nomenclature en vigueur afin de commercialiser des demi-processus de fabrication (half-node) qui sont des finesses de gravure situées entre deux étapes officielles. Par exemple, entre le 65 nm et le 45 nm qui sont deux labels reconnus par l’ITRS, certains fondeurs gravent des puces en 55 nm (par exemple, les GeForce 9800 GTX produites par TSMC), le but étant de profiter de certains des avantages de l’augmentation de la finesse de gravure tout en limitant les coûts liés à la recherche et au développement.



Bref, les puces mises sur le marché sont parfois bien différentes de ce que l’on peut lire dans les chapitres de l’ITRS, certains fondeurs n’hésitant pas à se distancer des labels pour utiliser des finesses plus adaptées à leurs contraintes technologiques et économiques.

Sommaire :

  1. Introduction
  2. Finesse de gravure : signification et pertinence
  3. La pertinence du processus de fabrication
  4. Les limites des finesses définies par l’ITRS
  5. Miniaturisation et défis électriques
  6. Les règles de Dennard
  7. Solutions architecturales aux défis électriques
  8. Miniaturisation et défis lithographiques
  9. Le double motif, un passage obligé
  10. Miniaturisation et défis technologiques à venir
  11. Défis lithographiques à venir
  12. Diamètre et rendement des wafers
  13. Défis économiques du 450 mm
  14. Défis industriels du 450 mm