Accueil » Dossier » Miniaturisation des transistors et agrandissement des wafers : comprendre les enjeux technologiques

Miniaturisation des transistors et agrandissement des wafers : comprendre les enjeux technologiques

1 : Introduction 2 : Finesse de gravure : signification et pertinence 3 : La pertinence du processus de fabrication 4 : Les limites des finesses définies par l’ITRS 5 : Miniaturisation et défis électriques 7 : Solutions architecturales aux défis électriques 8 : Miniaturisation et défis lithographiques 9 : Le double motif, un passage obligé 10 : Miniaturisation et défis technologiques à venir 11 : Défis lithographiques à venir 12 : Diamètre et rendement des wafers 13 : Défis économiques du 450 mm 14 : Défis industriels du 450 mm

Les règles de Dennard

Image 1 : Miniaturisation des transistors et agrandissement des wafers : comprendre les enjeux technologiquesPourquoi s’acharner alors à vouloir réduire la taille des transistors ? Parce qu’en 1970, le docteur Robert Dennard, chercheur chez IBM et inventeur de la DRAM, fut l’un des premiers à montrer les énormes bénéfices que l’on pouvait récolter en réduisant la taille d’un transistor. Plus la finesse de gravure augmente, plus il est possible de fabriquer des transistors d’un seul coup réduisant ainsi leur prix. Il est aussi possible de les faire fonctionner plus rapidement et d’en mettre plus sur une surface donnée, augmentant les performances du circuit intégré. La miniaturisation des composants permet aussi de réduire la tension nécessaire pour leur fonctionnement. Ainsi, en 1975 un transistor à effet de champ gravé en 1 mm (grille d’une longueur approximative de 500 nm) demandait 4 V contre seulement 1,2 V pour un transistor gravé par Intel en 65 nm (grille de 35 nm).

Approche à champ électrique constant

Image 2 : Miniaturisation des transistors et agrandissement des wafers : comprendre les enjeux technologiquesLe Dr. Dennard est célèbre pour avoir décrit en 1974 les principes de réduction des transistors qui ont nourri les innovations de cette industrie et ont permis de mieux anticiper les nouveaux processus de fabrication. Sa méthode d’échelle à champ électrique constant (constant field scaling ou E=cte), établi que certaines caractéristiques du transistor (longueur et largeur de la grille, épaisseur de l’oxyde, tension appliquée, tension de seuil et profondeur de la jonction, entre autres) utilise un facteur commun de réduction représenté par la lettre k qui porte une valeur de 1,4, ce qui permet de maintenir un champ électrique constant, malgré les changements physiques.

C’est à partir de cette date que les nouvelles finesses de gravure ont commencé à être réduites par 0,7, car les formules de Dennard prévoyaient que chaque nouveau procédé devait offrir une réduction de la longueur de la grille de 1/k (soit 0,7). À cette époque, la longueur de la grille était identique au demi-pitch et donc à la finesse de gravure. Il faudra attendre 1998 et le 250 nm pour voir des grilles plus petites que le demi-pitch. Le docteur a choisi 1,4 pour la valeur k par défaut, car une réduction 1/k permet de doubler la densité des transistors sur un die d’une surface identique.

Image 3 : Miniaturisation des transistors et agrandissement des wafers : comprendre les enjeux technologiquesObstacles physiques et réponses pratiques à la première approche de Dennard

L’approche de Dennard avait le grand avantage d’offrir une augmentation importante de la fréquence de fonctionnement. Le problème est que cette méthode repose sur l’idée que les réductions de tous les aspects du transistor sont possibles à facteur constant, ce que nous savons aujourd’hui être physiquement impossible.

Le scientifique partait, par exemple, de l’hypothèse qu’il n’y avait pas de limite au dopage (impureté volontairement introduite pour modifier certaines propriétés électriques du matériau). Ce procédé était nécessaire pour limiter la tension de seuil, mais c’était sans compter sur le fait qu’à partir d’une certaine quantité d’impuretés, les performances se dégradent et les fuites de jonctions p-n (source et drain) augmentent. De plus, même si la diminution constante de la tension était possible, d’autres aspects du transistor ne pourraient pas suivre un redimensionnement similaire. Cela entraîne inévitablement des dégradations que l’on appelle « effets de canal court ».

À partir du 130 nm, les scientifiques ont été obligés d’adapter l’approche de Dennard et sont venus avec l’échelle à tension constante (constant voltage scaling ou V=cte). Au lieu de maintenir le champ électrique, on maintient la tension en ne redimensionnant que certains aspects du transistor. Néanmoins, cette méthode a le grand désavantage de provoquer une augmentation importante du champ électrique. En 1984, Robert Dennard, avec l’aide de Matt Worderman et Giorgio Baccarani, a donc pris le meilleur des deux mondes pour proposer une méthode mixte, dite aussi généralisée, utilisant le facteur k dans certains cas et un facteur k’ dans d’autres.

Sommaire :

  1. Introduction
  2. Finesse de gravure : signification et pertinence
  3. La pertinence du processus de fabrication
  4. Les limites des finesses définies par l’ITRS
  5. Miniaturisation et défis électriques
  6. Les règles de Dennard
  7. Solutions architecturales aux défis électriques
  8. Miniaturisation et défis lithographiques
  9. Le double motif, un passage obligé
  10. Miniaturisation et défis technologiques à venir
  11. Défis lithographiques à venir
  12. Diamètre et rendement des wafers
  13. Défis économiques du 450 mm
  14. Défis industriels du 450 mm