Accueil » Actualité » Un DSP en 28 nm par TI et MIT

Un DSP en 28 nm par TI et MIT

Image 1 : Un DSP en 28 nm par TI et MIT

Texas Instrument et le Massachusetts Institute of Technology vont présenter un papier durant l’International Solid-State Circuits Conference (ISSCC) détaillant un processeur mobile pour application basse tension gravée en 28 nm.

Ce DSP (Digital Signal Processor) est capable de passer d’un mode dit haute performance demandant 1 V à un niveau basse consommation ne demandant que 0,6 V.

Le DSP est bâti sur un TMS320C64x de TI qui utilise le jeu d’instruction VLIW de 256 bits et qui peut prendre en charge 32 registres de mots de 32 bits. Le SoC dispose d’un cache L1 de 32 Ko et un cache de second niveau de 128 Ko, d’une interface pour gérer une mémoire externe et des cartes mémoires MMC. Les fréquences de fonctionnement vont de 587 MHz à 43,4 MHz.

Certains confrères sur la Toile comparent ce processeur aux SoC ARM qui font la une des journaux en ce moment. C’est selon nous une fausse comparaison, car s’il est vrai qu’un DSP en 28 nm est une avancée technologique importante, il ne s’agit pas du tout de la même architecture ou complexité et les deux puces ont des fonctions très différentes.