Accueil » Actualité » Une SRAM basse consommation chez Toshiba

Une SRAM basse consommation chez Toshiba

Image 1 : Une SRAM basse consommation chez ToshibaUne architecture mémoire (source : Wikipedia)Toshiba a présenté la semaine dernière une SRAM consommant 27 % d’énergie en moins en charge et 85 % de moins en veille. Elle est destinées aux processeurs pour smartphones et tablettes. Elles utilisent une technologie présentée à l’IEEE en février dernier. La firme n’a pas encore donné de date de disponibilité.

Word Line et Bit Line

Pour comprendre les nouveautés apportées par le Japonais, revenons un court instant sur l’architecture de la mémoire. Grossièrement, toutes les mémoires ont une structure en forme de grille. Chaque grille est schématiquement composée de lignes perpendiculaires. L’axe des abscisses se nomme la « Word Line ou WL ». L’ordonnée est la « Bit Line BL ». Pour accéder à une cellule mémoire, il suffit de choisir son abscisse et ordonnée et lire le ou les bits qui sont stockés à leur intersection. Généralement, ont envoi deux courants électriques (un pour le WL et l’autre pour le BL) qui vont se croiser à la cellule mémoire.

Mieux contrôler l’électricité envoyée la mémoire

Toshiba réduit la consommation en ajustant le courant envoyé au bit Line. Un système de prédiction va déterminer l’électricité nécessaire en fonction de l’état des autres Bit Line. La SRAM est une mémoire volatile qui demande d’être constamment alimentée pour garder ses données. Néanmoins, l’énergie nécessaire en veille et en charge est assez différente. Fournir trop d’énergie accroît la température et les courants de fuites. En ajustant le courant envoyé au bit line, on améliore le rendement.

La société a aussi intégré un système qui se réveille périodiquement lorsque la puce est en veille pour vérifier la taille de la mémoire qui a besoin d’être alimentée. Au lieu de fournir de l’électricité à toutes les cellules, le système vérifie qui dispose de données qui doivent être maintenu et éteint le reste.