{"id":693881,"date":"2021-12-10T17:25:00","date_gmt":"2021-12-10T16:25:00","guid":{"rendered":"https:\/\/www.tomshardware.fr\/?p=693881"},"modified":"2023-06-22T17:04:40","modified_gmt":"2023-06-22T15:04:40","slug":"epyc-genoa-la-prise-en-charge-de-12-canaux-de-memoire-ddr5-confirmee","status":"publish","type":"post","link":"https:\/\/www.tomshardware.fr\/epyc-genoa-la-prise-en-charge-de-12-canaux-de-memoire-ddr5-confirmee\/","title":{"rendered":"EPYC Genoa : la prise en charge de 12 canaux de m\u00e9moire DDR5 confirm\u00e9e"},"content":{"rendered":"\n
Les correctifs stipulent que les puces EPYC 7004 supporteront jusqu’\u00e0 12 canaux m\u00e9moire par socket, contre 8 pour les serveurs AMD existants. Le nombre de DIMMs par canal (DPC) support\u00e9s reste en revanche incertain. Le pilote pr\u00e9cise que les EPYC Genoa prennent en charge la RDDR5 (Registered DDR5) et la LRDDR5 (Load-Reduced DDR5).<\/p>\n\n\n\n
La prochaine g\u00e9n\u00e9ration de processeurs EPYC, nom de code Genoa, marquera une belle \u00e9volution par rapport aux gammes Rome et Milan : architecture CPU Zen 4, gravure en 5 nm, jusqu\u2019\u00e0 96 c\u0153urs \/ 192 threads, DDR5 et PCIe 5.0. AMD a confirm\u00e9 ces caract\u00e9ristiques en novembre dernier<\/a>. Toutefois, les documents d\u00e9rob\u00e9s \u00e0 Gigabyte en ao\u00fbt \u00e9voquaient aussi une prise en charge de 12 canaux m\u00e9moire<\/a> ; une donn\u00e9e qui figure dans un r\u00e9cent patch EDAC (Error Detection and Correction<\/em>) publi\u00e9 par AMD.<\/p>\n\n\n\n