Accueil » Actualité » Le JEDEC donne tous les détails sur la DDR5

Le JEDEC donne tous les détails sur la DDR5

Des barrettes plus rapides, plus denses et moins énergivores que celles en DDR4.

Ça y est, le JEDEC (Joint Electron Device Engineering Council) a officialisé les spécifications de la DDR5. Au programme : un bande passante en hausse et une consommation diminuée.

Image 1 : Le JEDEC donne tous les détails sur la DDR5

Au lancement de la DDR5, le débit sera de 4,8 Gb/s. Cela représente une amélioration de 50 % par rapport à celui de la DDR4, qui était de 3,2 Gb/s. Le Burst Lenght (quantité de données écrites par cycle) double, avec 16 bits au lieu de 8. Les autres améliorations notables concernent la consommation, avec une tension de 1,1 V au lieu de 1,2 V, ainsi que la capacité maximale de chaque UDIMM : 128 Go contre 32 Go.

Selon Cadence, ‘2020 est l’année de la DDR5’

Toujours en 288 broches

Autre nouveauté : la tension ne sera plus gérée par la carte mère mais directement par chaque module mémoire. Niveau format, les barrettes conservent 288 broches, avec un détrompeur déplacé pour éviter toute confusion avec la DDR4.

Nos confrères de Tom’s Hardware US proposent le tableau ci-dessous afin de bien appréhender les évolutions.

MémoireDDR5DDR4
Débit binaire3200 – 6400 MT/s1600 – 3200 MT/s
Densité8 Gb – 64 Gb2 Gb – 16 Gb
Taille maximale UDIMM128 Go32 Go
Bank Groups (BG) / Banks8 BG x 2 banks (8Gb x4/x8), 4 BG x 2 banks (8Gb x16), 8 BG x 4 banks (16-64Gb x4/x8), 4 BG x 4 banks (16-64Gb x16)4 BG x 4 banks (x4/x8), 2 BG x 4 banks (x16)
Burst LengthBL16, BL32 (BC8 OTF, BL32 OTF)BL8 (et BL4)
VDD / VDDQ / VPP1.1 / 1.1 / 1.81.2 / 1.2 / 2.5

Bien sûr, gardez à l’esprit que les spécifications du JEDEC établissent des jalons, mais que les fournisseurs vont souvent au-delà de ces préconisations. SK Hynix ambitionne par exemple de la DDR5-8400.

Enfin, en ce qui concerne la date de lancement de la DDR5, on peut miser sur 2021, d’abord dans les centres de données. Chez AMD, la prise en charge devrait débuter à partir des processeurs sous architecture CPU Zen 4. Du côté d’Intel, elle serait effective à partir des processeurs Alder Lake.