Accueil » Actualité » L’Imec présente sa feuille de route pour les nœuds de gravure jusqu’en 2036

L’Imec présente sa feuille de route pour les nœuds de gravure jusqu’en 2036

Du nanomètre à l’angström ; l’institut prévoit une finesse de gravure inférieure à 1 nm vers 2030.

La semaine dernière, l’Imec (Institut de micro-électronique et composants), a dévoilé, dans le cadre de l’évènement Future Summit à Anvers en Belgique, sa feuille de route jusqu’en 2036 pour les nœuds de processus et designs de transistors. Pour la finesse de gravure, les projections englobent donc logiquement des nœuds inférieurs à 1 nm.

Image 1 : L'Imec présente sa feuille de route pour les nœuds de gravure jusqu'en 2036
Crédit : Imec / Tom’s Hardware US

Avant toute chose, quelques mots sur l’Imec. Assez peu connu du grand public, c’est « un institut de recherche inter-universitaire flamand en micro-électronique et nanotechnologies situé à Louvain en Belgique ». L’institut collabore avec les principaux fabricants mondiaux de semi-conducteurs (TSMC, Intel, Samsung…) et autres entreprises de conception de logiciels pour semi-conducteurs (Synopsys, Cadence…). C’est également un partenaire d’ASML, la société hollandaise leader de la fabrication de machines de photolithographie (scanners EUV) ; celle-ci est d’ailleurs intervenue au cours de l’évènement.

A lire > Samsung : la production de masse en 3 nm doit débuter dès ce trimestre

L’ère du sub-1 nm en 2030

Ces précisions faites, regardons la feuille de route de l’institut. Elle mentionne des conceptions de transistors allant des désormais traditionnels FinFET (jusqu’au 3 nm), à des conceptions dites GAA (Gate All Around), du 2 nm à l’A7 (sept angströms ; un angström vaut 0,1 nanomètre). Viendront ensuite des conceptions inédites pour les nœuds A5, A3 et A2 (CFET – Complementary FET). En matière de calendrier, l’A7 ouvrira potentiellement l’ère du sub-1 nm vers 2030 ; il n’est cependant pas garanti que les concepteurs de puces suivent le même rythme, notamment en raison des coûts exponentiels.

Image 2 : L'Imec présente sa feuille de route pour les nœuds de gravure jusqu'en 2036
Crédit : Imec / Tom’s Hardware US
Image 3 : L'Imec présente sa feuille de route pour les nœuds de gravure jusqu'en 2036
Image 4 : L'Imec présente sa feuille de route pour les nœuds de gravure jusqu'en 2036

Par ailleurs, deux diapositives présentées par ASML montraient que le DUV standard offre une densité de 100 MTr/mm2 (méga-transistor par millimètre carré) ; le 0,33 NA actuel permet une densité d’environ 500 MTr/mm2. Les machines High NA à venir (0,55 NA) la porteront à environ 1000 MTr/mm2.

Image 5 : L'Imec présente sa feuille de route pour les nœuds de gravure jusqu'en 2036
Crédit : Imec / Tom’s Hardware US
Image 6 : L'Imec présente sa feuille de route pour les nœuds de gravure jusqu'en 2036
Image 7 : L'Imec présente sa feuille de route pour les nœuds de gravure jusqu'en 2036
Crédit : Imec / Tom’s Hardware US

A lire > C’est officiel, Intel renomme ses nœuds de gravure : l’Enhanced SuperFin 10 nm devient l’Intel 7

N’hésitez pas à consulter l’article de nos confrères de Tom’s Hardware US pour de plus amples informations. Il contient davantage de diapositifs dont certaines relatives aux défis de conception / d’alimentation qu’impliqueront les différents nœuds.

Crédit : Tom’s hardware US