Accueil » Actualité » Kioxia teste de la mémoire 3D NAND à 6 bits par cellule

Kioxia teste de la mémoire 3D NAND à 6 bits par cellule

Et mentionne aussi de la mémoire à 8 bits par cellule.

Déjà en août 2019, Toshiba Memory nous parlait de mémoire PLC à 5 bits par cellule, PLC signifiant penta level cell. Si depuis octobre 2019, Toshiba Memory a abandonné ce nom pour se faire appeler Kioxia, cette nouvelle identité n’a pas entraîné l’arrêt de ses projets, bien au contraire. Ainsi, la firme rappelle la mémoire PLC à notre bon souvenir, et en profite pour nous présenter la suite : la mémoire 3D Nand à 6 bits par cellule, la HLC pour hexa level cell, voire à 8 bits par cellule, la OLC.

Image 1 : Kioxia teste de la mémoire 3D NAND à 6 bits par cellule

Comme nous l’évoquions en 2019, l’un des défis de ce type de mémoire réside dans le fait d’avoir à gérer plusieurs niveaux de tension au sein d’une cellule. Dans le cas de la mémoire MLC, il y a 4 états de tension différents, 16 pour la mémoire QLC et 32 pour la PLC. Cette suite logique débouche sur 64 niveaux de tension par cellule pour de la mémoire HLC, 256 pour l’OLC. Naturellement, cet accroissement impose diverses contraintes. Il faut trouver les matériaux idoines, qui permettent de stocker tous ces niveaux de tension, de les différencier et d’éviter les interférences, sans parler du contrôleur. Un autre challenge est de maintenir des températures de fonctionnement adaptées.

Dans le cadre de l’EDTM 2021 (Electron Devices Technology and Manufacturing Conference), les ingénieurs de Kioxia ont présenté les résultats d’une expérience au cours de laquelle ils ont refroidi des puces HCL immergées dans de l’azote liquide, soit à une température de -196°C.

Micron annonce des SSD PCIe 4.0 armés de mémoire NAND 3D TLC 176 couches

Une endurance de 1000 cycles P/E à -196°C

Ils ont réussi à assurer un fonctionnement stable pendant plus d’1h30 et à atteindre une endurance de 1000 cycles P/E. Kioxia estime qu’à température ambiante, le nombre de cycle avoisinerait les 100 cycles P/E.

Le chemin sera encore long avant de rendre ce type de mémoire utilisable hors laboratoire. Il n’est d’ailleurs pas certain que les ingénieurs y parviennent un jour. Pour réussir, ils devront trouver la bonne conception, les bons matériaux, mais aussi concevoir des contrôleurs suffisamment performants pour gérer tout ça. Tous ces facteurs font que les mémoires NAND 3D HLC et OLC ne seront peut-être jamais opérationnelles et/ou économiquement viables.

De fait, Western Digital, partenaire de Kioxia, estime que des SSD avec de la mémoire PLC ne présenteraient aucun d’intérêt avant au moins 2025.

Enfin, dans le cas où, comme mentionné ci-dessus, les mémoires HLC et l’OLC déboucheraient sur une impasse, les progrès pour la mémoire NAND 3D à partir de la PLC seraient assurés par l’augmentation du nombre de couches. SK Hynix et Samsung, deux géants du secteur, envisagent à long terme de la mémoire à 600 couches pour le premier, 1000 couches pour le second.

Sources : PCWatch, Tom’s Hardware US