Privé d’accès aux équipements de lithographie les plus avancés, le géant chinois de la tech mise sur une architecture de puces empilées et de nouvelles méthodes d’encapsulation.
Huawei assure avoir trouvé une voie pour concevoir des puces avancées sans recourir aux équipements de lithographie qui dominent actuellement l’industrie des semi-conducteurs. Le groupe chinois dit travailler à une approche alternative lui permettant d’atteindre, d’ici 2031, des densités de transistors comparables à celles d’un procédé en 1,4 nanomètre, un seuil que les fabricants de référence comme TSMC, Intel ou Samsung n’ont pas encore atteint eux-mêmes.
Ces entreprises s’appuient toutes sur des machines de lithographie par ultraviolets extrêmes, fabriquées par le néerlandais ASML. Huawei, lui, n’y a plus accès depuis que les États-Unis ont durci leurs contrôles à l’exportation de technologies de semi-conducteurs à partir de 2022, dans le prolongement de son inscription sur une liste noire commerciale américaine en 2019.
Une architecture repensée de l’intérieur
Face à ces restrictions, Huawei dit avoir choisi de retravailler en profondeur la conception même de ses puces, plutôt que de chercher à miniaturiser davantage les composants. L’approche repose sur l’empilement de plusieurs couches de circuits au sein d’une même puce, ainsi que sur l’amélioration de la façon dont les données circulent entre ces couches. L’idée est de gagner en performance par des gains d’efficacité architecturale plutôt que par une réduction supplémentaire de la taille des transistors.
« Notre solution est faisable et abordable », a déclaré He Tingbo, président de la division semi-conducteurs de Huawei, lors d’un événement organisé lundi à Shanghai.
L’entreprise a baptisé une partie de cette approche « LogicFolding ». Cette technologie doit être intégrée à la prochaine génération de puces Kirin, destinées aux smartphones du groupe, dont la sortie est attendue dans le courant de l’année. Des techniques similaires sont également appliquées aux puces conçues pour l’intelligence artificielle, un domaine où les performances dépendent autant de la rapidité de circulation des données que de la puissance brute de calcul.
Six ans de travail, des résultats encore à confirmer
Huawei indique avoir consacré six ans à affiner ses capacités dans ce domaine et affirme avoir déjà produit en masse 381 modèles de puces à partir de techniques apparentées. Le groupe n’a toutefois pas publié de données indépendantes permettant de comparer les performances de ses nouvelles conceptions avec celles de ses concurrents établis.
Les observateurs du secteur jugent les avancées de Huawei dignes d’attention, tout en soulignant qu’elles restent à confirmer à grande échelle.
« On ne sait pas encore si Huawei va acquérir un avantage décisif dans ce domaine, mais c’est au moins une voie alternative, une percée que l’entreprise a réussi à trouver malgré les difficultés d’approvisionnement auxquelles elle fait face », a déclaré Lian Jye Su, analyste basé à Singapour au sein du cabinet de recherche Omdia, cité par le Wall Street Journal.
Des personnes proches des équipes de développement précisent par ailleurs que l’entreprise n’a obtenu des résultats plus stables avec cette technologie que depuis environ un an. Démontrer sa fiabilité à l’échelle industrielle, notamment dans les environnements de centres de données, nécessitera probablement encore des tests approfondis et une collaboration avec des partenaires matériels et d’infrastructure.
Une vraie prouesse techniques
L’empilement de circuits n’est pas sans contraintes. La superposition de composants génère des problèmes de gestion thermique : la chaleur, difficile à dissiper dans une structure aussi dense, peut affecter la fiabilité des puces sur le long terme. Cette approche augmente également la complexité de conception et exige des logiciels plus sophistiqués pour coordonner les opérations entre les différentes couches logiques.
Ces défis ne sont pas propres à Huawei : ils concernent l’ensemble de l’industrie, qui cherche de plus en plus à exploiter les architectures tridimensionnelles et les techniques d’encapsulation avancées à mesure que la miniaturisation traditionnelle approche de ses limites physiques.
