Accueil » Test » Xeon Broadwell-EP: analyse et test des 22 coeurs qui dominent les serveurs

Xeon Broadwell-EP: analyse et test des 22 coeurs qui dominent les serveurs

2 : L'architecture en anneau des Xeon E5 v4 3 : Optimisations de la consommation et la virtualisation 4 : Des résultats modestes dans nos benchmarks 5 : Conclusions

Broadwell-EP, le 14 nm s’invite sur les serveurs d’Intel

Image 1 : Xeon Broadwell-EP: analyse et test des 22 coeurs qui dominent les serveursLe die du Broadwell-EP

Intel officialise aujourd’hui ses Broadwell-EP, ses nouveaux processeurs Xeon v4 qui remplacent les Haswell-EP (Xeon v3). Sans surprise, le passage au 14 nm permet l’ajout de plus de coeurs tout en maintenant le même TDP. Le processeur est aussi compatible avec le socket LGA2011–3, à condition de mettre à jour le BIOS de la carte mère. C’est pour cela qu’on retrouve le QPI, les lignes PCI-Express ou le contrôleur Ethernet de l’Haswell-EP.

Des fréquences moins traumatisées par l’AVX

Image 2 : Xeon Broadwell-EP: analyse et test des 22 coeurs qui dominent les serveursL’architecture a toutefois changé. L’une des grandes nouveautés est l’optimisation de la gestion des fréquences lors de l’exécution d’instructions AVX. En effet, un processeur traitant des instructions classiques ou SSE tournera à une fréquence plus élevée que si on lui envoie des commandes AVX. Sur notre exemplaire de test (un Xeon E5–2697 v4 disposant de 18 coeurs), la fréquence était normale était de 2,3 GHz. Elle descendait à 2 GHz lors de l’utilisation d’instruction AVX.

La raison est que les instructions AVX consomment plus d’énergie et demandent plus de condensateurs dynamiques, ce qui oblige le processeur à tourner à des fréquences moins rapides. Ce n’est pas un problème dans les faits, puisque l’optimisation apportée par l’instruction surpasse l’impact lié à la plus faible cadence. Sur les Haswell, lorsque certains coeurs recevaient des instructions AVX, l’ensemble des coeurs du processeur baissaient leurs fréquences, y compris ceux qui n’avaient que des instructions classiques ou SSE à prendre en charge. Avec les Broadwell-EP et les optimisations apportées aux régulateurs de tension intégrés, chaque coeur peut adapter sa fréquence en fonction des instructions à traiter. Ainsi, la réception par un, deux ou trois coeurs d’instructions AVX n’aura pas d’impact sur la fréquence des autres coeurs.

A lire aussi :
Intel Core i7–5775C et Core i5–5675C : Broadwell débarque !

Des calculs optimisés en virgule flottante

Le passage au Broadwell a permis l’exécution de 5,5 % d’instructions de plus par cycle d’horloge en moyenne. Intel a particulièrement optimisé les calculs en virgule flottante. La latence des multiplications vectorielles en virgule flottante passe ainsi de 5 cycles d’horloge à 3. La nouvelle puce peut aussi traiter 32 bits par cycle lors de ses divisions (Radix–1024) grâce, en partie, à l’utilisation d’un pipeline partiel, c’est-à-dire qu’il est possible d’envoyer une information dans le pipeline avant que l’ancienne donnée déjà envoyée ait terminé son trajet dans le pipeline.

Un contrôleur mémoire mis à jour

Le nouveau contrôleur mémoire prend enfin en charge de la mémoire plus rapide offrant un gain de performance d’environ 15 %, selon Intel. Il est compatible avec la DDR4 Write CRC, une nouvelle forme de correction d’erreur optimisée pour ce type de mémoire. Il est aussi compatible 3DS LRDIMM, une RAM utilisant des dies empilés et une architecture composée de dies maîtres et de dies esclaves. Seul un die maître communique avec le contrôleur mémoire. Les autres dies (esclaves) reçoivent leurs informations du die maître ce qui permet d’améliorer les timings, optimiser la gestion du bus mémoire et accroître la bande passante totale.

Caractéristiques Xeon E5–2600 v3 (Haswell-EP) Xeon E5–2600 v4 (Broadwell-EP)
Finesse 22 nm 14 nm
Architecture Haswell Broadwell
Coeurs/Threads par CPU Jusqu’à 18/36 Jusqu’à 22/44
Cache L3 Jusqu’à 45 Mo Jusqu’à 55 Mo
QPI 2 canaux QPI 1.1 à 6,4, 8 ou 9,6 GT/s
Lignes PCI 40 PCI-Express 3.0 (2,5, 5, 8 GT/s)
Contrôleur mémoire 4 canaux de DDR4 (2 133 MT/s) 4 canaux de DDR4 (2 400 MT/s)
Configurations mémoire Jusqu’à 8 canaux, 24 slots et une capacité de 1 538 Go
Chipset Intel C610 Wellsburg PCH
Contrôleur Ethernet Jusqu’à 40 Gbit (Intel XL710 Fortville)
TDP de 160 W pour les stations de travail à 55 W

Sommaire :

  1. Broadwell-EP, le 14 nm s'invite sur les serveurs d'Intel
  2. L'architecture en anneau des Xeon E5 v4
  3. Optimisations de la consommation et la virtualisation
  4. Des résultats modestes dans nos benchmarks
  5. Conclusions