TSMC implantera sa production en 1 nanomètre à Tainan, au cœur du parc technologique de Shalun, et les préparatifs sont déjà bien engagés.
Le site retenu pour les futures puces gravées en 1 nanomètre se trouve à Tainan, dans le campus tech de Shalun à Taïwan. Cheng-Wen Wu, président du Conseil national des sciences de Taïwan, l’a confirmé devant le Parlement taïwanais. Jusqu’ici, l’information était encore restée à l’état de rumeurs, notamment lors de la conférence IEEE Asia Solid State Circuits Conference. C’est maintenant confirmé.
Un projet déjà en seconde phase
L’évaluation de faisabilité et la planification des travaux pour ce nouveau campus à Shalun sont d’ores et déjà finalisées. Le projet se trouve actuellement dans la deuxième phase de son évaluation environnementale avant construction.
Le responsable du Conseil national des sciences a précisé que les infrastructures de cette zone ne se limiteront pas à la fabrication de puces en 1 nanomètre. En effet, des procédés de gravure encore plus avancés pourraient être conçus ici à l’avenir. D’autres secteurs en forte croissance sont également attendus sur le site, notamment dans le domaine de la robotique.
Selon Cheng-Wen Wu, le développement de ces technologies doit permettre à des entreprises de matériaux traditionnellement à faible valeur d’intégrer des chaînes d’approvisionnement à plus haute valeur. Il a également évoqué les applications spatiales, affirmant que les produits conçus par les entreprises du parc de Shalun pourraient être destinés à être envoyés dans l’espace. Ce, évidemment, sous réserve du respect des normes de qualité requises.
Le procédé le plus avancé arriverait courant 2030
Du côté de TSMC, le procédé de gravure de 1 nanomètre, désigné sous l’appellation A10, figure parmi les technologies les plus avancées présentées à ce jour par le leader asiatique. En 2023, lors de la conférence IEDM, le fabricant avait annoncé viser l’objectif de 200 milliards de transistors sur une puce d’ici à 2030. Ce type de conception repose sur une puce unique, sans assemblage de plusieurs puces séparées, ce qui permet d’éviter les pertes de signal et ainsi, de conserver de bonnes performances.
Plus récemment, à l’occasion de l’Europe Technology Symposium de 2026, TSMC a présenté sa feuille de route jusqu’au procédé A12, prévu pour une entrée en production en 2029. La plateforme A14 (correspondant à la gravure en 1,4 nanomètre) doit servir de base au développement des technologies A13 et A12, cette dernière devant notamment permettre la mise en œuvre de l’alimentation par la face arrière (backside power delivery).
