AMD vient de lever le voile sur EPYC Verano, un processeur de nouvelle génération capable d’atteindre 192 cœurs et conçu pour les infrastructures d’intelligence artificielle. Attendue en 2027, cette puce adopte une architecture Zen 6 et une mémoire LPDDR5X pour répondre aux besoins croissants des centres de données.
À l’occasion du sommet OCP Global Summit 2026 à San Jose (Californie), AMD a présenté pour la première fois son processeur pour centres de données de nouvelle génération, baptisé EPYC « Verano ». Appartenant à la 6ème génération de processeurs EPYC (famille EPYC 9006 « LP »), ce composant vise à accélérer les charges de travail liées à l’IA agentique (Agentic AI). Sa disponibilité est annoncée pour 2027.
Spécifications et architecture matérielle
Basé sur l’architecture Zen 6, le EPYC Verano sera configuré sur la plateforme SP8. Alors qu’AMD évoquait initialement une capacité allant jusqu’à 72 cœurs pour une plateforme à un seul socket (1P), le constructeur fait désormais état de puces pouvant atteindre jusqu’à 192 cœurs, qu’il s’agisse d’un processeur unique ou d’une configuration double de 96 cœurs.
Le modèle présenté lors de la conférence intègre huit matrices de cœurs (CCD) Zen 6, deux matrices d’entrée/sortie (IO dies) de grande taille et quatre contrôleurs de mémoire LP5X situés en périphérie. Les CCD observés apparaissent plus petits que ceux du modèle EPYC Venice « Zen 6C », ce qui indique l’utilisation potentielle de matrices Zen 6 standard de 12 cœurs plutôt que de variantes Zen 6C plus denses de 32 cœurs.
Pour assurer la communication au sein des racks de serveurs d’IA, l’EPYC Verano offre une vitesse de connectivité xGMI allant jusqu’à 112 Gbps, destinée à alimenter les processeurs graphiques Instinct MI500.
Adoption du format SOCAMM2 et de la mémoire LPDDR5X
L’EPYC Verano est le premier processeur de la gamme AMD EPYC à intégrer une interface mémoire LPDDR. Il prend en charge le format de mémoire SOCAMM2, une technologie récente qui utilise des modules DRAM LPDDR5X. Ce format permet d’obtenir une bande passante élevée, une grande capacité et une efficacité énergétique accrue dans un encombrement réduit, optimisant ainsi la densité mémoire.
L’utilisation de la mémoire LPDDR5X s’inscrit dans une tendance plus large du secteur. D’autres puces d’accélération d’IA exploitent également cette technologie, à l’instar des plateformes Vera Rubin et Vera CPX de NVIDIA (qui utilisent aussi le format SOCAMM2), du processeur A15 de Tesla ou de plusieurs solutions GPU d’Intel dédiées à l’inférence.
La feuille de route pour le marché des serveurs
Dans la feuille de route d’AMD, le modèle Verano s’ajoute à d’autres configurations prévues entre 2026 et 2027, comme les processeurs Venice-X et Venice-HF, alors que la gamme Venice « 9006 » est déjà commercialisée.
Lors de son intervention le lundi 12 octobre 2026, la PDG d’AMD, Lisa Su, a indiqué que cette 6ème génération de processeurs EPYC constituait « la prochaine étape de la feuille de route CPU d’AMD pour l’ère de l’IA ». Selon les prévisions avancées par la dirigeante, la demande globale en processeurs pour serveurs devrait augmenter de 50 % d’ici 2030 pour atteindre un marché de 200 milliards de dollars.
Cette annonce intervient dans un contexte de concurrence active sur le marché des puces optimisées pour l’IA agentique, où interviennent également des acteurs tels que NVIDIA, Intel, Qualcomm et Arm.
