Grâce à un faisceau laser, le projet Taara a permis la transmission de 700 To de données sur une distance de 5 km
Sur vingt jours d’exploitation en Afrique, le taux de disponibilité s'élève à 99,9 %.
AMD est disposé à concevoir des puces ARM selon son directeur financier
Mais le cas échéant, l'entreprise ne ferait que répondre à une demande de ses clients.
Du NVIDIA CUDA à la sauce GPGPU RISC-V
Vortex, un projet qui permet une prise en charge de CUDA sur une architecture GPU RISC-V.
Pat Gelsinger pense que la part des semi-conducteurs dans la nomenclature des voitures atteindra 20 % en 2030
Elle n'était que de 4 % en 2019.
Apple lorgne aussi sur l’architecture RISC-V
À l’avenir, les puces Apple Silicon pourraient ne pas être circonscrites à l’architecture Arm.
Google développe ses propres processeurs pour Chromebook
La stratégie d’émancipation de Google en matière de puces ne se limitera pas aux seuls smartphones Pixel.
Cerebras peut associer jusqu’à 192 systèmes CS-2, soit 163 millions de cœurs
Un seul système CS-2 est capable de gérer une couche d'un réseau neuronal à 120 billions de paramètres.
AMD détaille sa technologie 3D Chiplet
Des interconnexions TSV offrant une efficacité énergétique 3 fois plus élevée et une densité 15 fois supérieure à celles des micro-bosses 3D.
Samsung détaille son module mémoire DDR5-7200 de 512 Go
De la DDR5 TSV 8H haute de seulement 1 mm, alors que la DDR4 TSV 4H mesure 1,2 mm.
La mémoire X-NAND, qui combine le meilleur de la SLC et de la QLC, est désormais brevetée
Elle couple la densité de la mémoire QLC à la vitesse de la mémoire SLC.
Xiaomi présente CyberDog, son chien-robot open source
Un robot bardé de capteurs capable de courir à une vitesse maximale de 3,2 m/s.
AMD Ryzen 3D V-Cache : 23 000 TSV de 17 µm
Des détails sur l’interconnexion entre ce cache 3D vertical et le CCD.
Le Thunderbolt 5 double le débit par rapport au Thunderbolt 4 : jusqu’à 80 Gbit/s
Pour y parvenir, Intel met en place une modulation PAM-3 qui transfère 3 bits sur 2 cycles.
Kioxia teste de la mémoire 3D NAND à 6 bits par cellule
Et mentionne aussi de la mémoire à 8 bits par cellule.
C’est officiel, Intel renomme ses nœuds de gravure : l’Enhanced SuperFin 10 nm devient l’Intel 7
Intel 7, Intel 4, Intel 3, Intel 20A puis Intel 18A : une feuille de route ambitieuse avec un nœud de gravure par an jusqu’en 2025.
NVIDIA présente le supercalculateur Cambridge-1, le plus puissant du Royaume-Uni
Un supercalculateur "conçu pour relever les défis médicaux les plus pressants grâce à l’IA".
Le 3 nm de Samsung repoussé à 2024 ?
Les transistors GAAFET de Samsung arriveraient un peu plus tard que prévu.
La production chinoise de semi-conducteurs a atteint un niveau record en mai
29,9 milliards de puces produites rien qu'en mai, 139,9 milliards depuis le début d'année.
Coronavirus : une étude met en lumière la contribution des utilisateurs via Folding@Home
Une performance maximale de 1,01 exaFLOPS, selon des estimations prudentes.
Google utilise une IA pour concevoir des puces électroniques
Capable de terminer l’étape du "floorplanning" en à peine 6 heures, une phase qui prend souvent des mois aux ingénieurs.
AMD donne des détails supplémentaires sur sa technologie 3D Chiplet
Des chiplets 3D V-Cache empilés verticalement sur les CCD.
Samsung envisage de la mémoire V-NAND à 1000 couches
À plus court terme, la firme coréenne indique que ses SSD PCIe 4.0 et PCIe 5.0 avec de la mémoire V-NAND à 176 couches ne vont plus tarder.
Perlmutter : un supercalculateur armé de 6159 GPU NVIDIA A100 et 1536 processeurs EPYC 7763
Un supercalculateur qui servira, entre autres, à élaborer la carte 3D la plus détaillée de l'univers.
Micron annonce des SSD PCIe 4.0 armés de mémoire NAND 3D TLC 176 couches
Ainsi que de la DRAM 1-Alpha et des modules UFS 3.1 de 128 Go et 256 Go pour le secteur automobile.
AMD présente un Ryzen 5000 armé d’un cache 3D vertical : 15 % plus performant qu’un Ryzen 9 5900X en gaming
Un prototype de Ryzen 9 5900X dopé en cache L3 qui illustre les gains potentiels induits par la technologie AMD 3D Chiplet.